WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997036370) SOFTWARE CONFIGURABLE DIGITAL CLOCK GENERATOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/036370    International Application No.:    PCT/US1997/003776
Publication Date: 02.10.1997 International Filing Date: 10.03.1997
Chapter 2 Demand Filed:    08.09.1997    
IPC:
G06F 1/08 (2006.01), H03B 5/32 (2006.01), H03B 19/00 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US) (For All Designated States Except US).
WEIDNER, Albert [US/US]; (US) (For US Only)
Inventors: WEIDNER, Albert; (US)
Agent: TAYLOR, Edwin, H.; Blakely, Sokoloff, Taylor & Zafman L.L.P., 7th floor, 12400 Wilshire Boulevard, Los Angeles, CA 90025 (US)
Priority Data:
08/622,375 27.03.1996 US
Title (EN) SOFTWARE CONFIGURABLE DIGITAL CLOCK GENERATOR
(FR) GENERATEUR DE SIGNAL NUMERIQUE D'HORLOGE CONFIGURABLE PAR LOGICIEL
Abstract: front page image
(EN)The clock generator (10) generates an output (f¿out?) of known frequency from an internally generated high frequency signal (f¿internal?) of unknown frequency and from a low frequency input signal (f¿in?) of known frequency. The frequency of the internal signal is determined (18) by counting the number of transitions during one period of the input signal. The output is generated based upon the determined frequency of the internal signal. A software control unit (12) calculates a divide factor for use by a programmable divider (20) based upon the period of the input signal, the count of transitions, and the desired period for the output. The internal signal is routed through the programmable divider to divide the internal signal by an amount sufficient to produce an output having a period approximately equal to the desired output period. The clock multiplier also includes a mechanism (12) for determining whether the actual frequency of the output remains within an acceptable range of frequencies and for reprogramming the programmable divider, if necessary, to reset the output frequency to within the acceptable range of frequencies.
(FR)La présente invention concerne un générateur de signal d'horloge (10) qui génère un signal de sortie (f¿out?) dont la fréquence est connue, à partir d'un signal haute fréquence généré en interne (f¿internal?) et dont la fréquence est inconnue, ainsi qu'à partir d'un signal d'entrée basse fréquence (f¿in?) dont la fréquence est connue. La détermination (18) de la fréquence du signal interne se fait en décomptant les transitions pendant une période du signal d'entrée. La génération du signal de sortie se fait en prenant en considération la fréquence ainsi évaluée du signal interne. Un contrôleur réalisé par logiciel (12) calcule un quotient destiné à un diviseur programmable (20) se servant de la période du signal d'entrée, du décompte des transitions et de la période désirée pour la sortie. Le signal interne est soumis au diviseur programmable de façon à diviser ce signal interne par un quotient suffisant pour produire un signal de sortie dont la période est approximativement égale à la période du signal de sortie désiré. Le multiplicateur de signal d'horloge comporte également une logique (12) servant, non seulement à évaluer si la fréquence courante du signal de sortie se maintient dans une plage de fréquences acceptables, mais également à reprogrammer, en cas de besoin, le diviseur programmable, pour ramener la fréquence du signal de sortie à l'intérieur des limite de la plage de fréquences acceptables.
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU.
African Regional Intellectual Property Organization (GH, KE, LS, MW, SD, SZ, UG)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)