WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997023047) DISCRETE PHASE LOCKED LOOP
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/023047    International Application No.:    PCT/US1996/019652
Publication Date: 26.06.1997 International Filing Date: 13.12.1996
Chapter 2 Demand Filed:    10.07.1997    
IPC:
H03L 7/099 (2006.01), H04B 7/26 (2006.01)
Applicants: TELEFONAKTIEBOLAGET LM ERICSSON [SE/SE]; S-126 25 Stockholm (SE)
Inventors: JANSSON, Johan; (SE)
Agent: GRUDZIECKI, Ronald, L.; Burns, Doane, Swecker & Mathis, L.L.P., P.O. Box 1404, Alexandria, VA 22313-1404 (US)
Priority Data:
60/008,728 15.12.1995 US
Title (EN) DISCRETE PHASE LOCKED LOOP
(FR) BOUCLE DISCRETE A VERROUILLAGE DE PHASE
Abstract: front page image
(EN)A discrete phase locked loop and method for supporting global synchronization of data communications in a mobile communications system is disclosed. In order to provide for air frame synchronization, air frame data clocks and a synchronization signal must be phase locked to a global time reference signal. This is accomplished through a fully discrete phase locked loop in ASIC on software wherein a state machine is clocked by a high frequency, high accuracy, fixed frequency source already available in the radio terminal equipment. The state machine generates the required air frame data clocks and synchronization signals by completing a counter cycle. At regular intervals, this counter can skip, or double step, for one count to adjust the output phase closer to the phase of the reference signal. The interval for which this correction is maintained is settable by an interval counter. This implementation mimics an elliptic low pass filter.
(FR)Cette boucle discrète à verrouillage de phase, ainsi qu'un procédé connexe, permettent la synchronisation globale des communications de données dans des systèmes de communications mobiles. Pour synchroniser l'émission de blocs de données, des horloges de données de blocs et un signal de synchronisation doivent être verrouillés en phase sur un signal global de référence temporelle, ce qui est possible avec une boucle à verrouillage de phase entièrement discrète, réalisée par un circuit ASIC ou par un logiciel, où un automate fini est cadencé par une source, à fréquence fixe élevée et à haute précision, déjà intégrée dans l'équipement radio terminal. Cet automate fini produit les signaux d'horloge de données de blocs et de synchronisation requis, en accomplissant un cycle de compteur. Celui-ci peut, à intervalles réguliers, sauter ou doubler un pas pendant un décompte, afin d'adapter la phase de sortie plus précisément à la phase du signal de référence. Un intervallomètre permet de régler l'intervalle pour lequel cette correction est appliquée, ce qui permet d'imiter un filtre passe-bas elliptique.
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, UZ, VN.
African Regional Intellectual Property Organization (KE, LS, MW, SD, SZ, UG)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)