WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997023036) QUASI-DOUBLE BALANCED PASSIVE REFLECTION FET MIXER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/023036    International Application No.:    PCT/US1996/020548
Publication Date: 26.06.1997 International Filing Date: 18.12.1996
Chapter 2 Demand Filed:    18.07.1997    
IPC:
H03D 7/12 (2006.01), H03D 7/14 (2006.01), H03D 9/06 (2006.01)
Applicants: WATKINS-JOHNSON COMPANY [US/US]; 3333 Hillview Avenue, Palo Alto, CA 94304-1223 (US)
Inventors: VICE, Michael, W.; (US)
Agent: TEST, Aldo, J.; Flehr, Hohbach, Test, Albritton & Herbert, Suite 3400, 4 Embarcadero Center, San Francisco, CA 94111-4187 (US)
Priority Data:
08/575,409 20.12.1995 US
Title (EN) QUASI-DOUBLE BALANCED PASSIVE REFLECTION FET MIXER
(FR) MELANGEUR A TRANSISTOR A EFFET DE CHAMP (TEC) A REFLECTION PASSIVE A QUASI-SYMETRIE DOUBLE
Abstract: front page image
(EN)FET mixers requiring relatively low local oscillator power levels and having excellent isolation of the local oscillator signal relative to the radio and intermediate frequency signals. The mixer comprises a first and a second FET transistor (Q1, Q2) having their gates and sources connected together such that the first and second FET transistors are in series; a local oscillator input circuit (48); a coupling network (72) comprising a transmission line balun (T1A, T1B); a diplexer circuit (23) and a bias circuit (45).
(FR)Mélangeurs à TEC nécessitant des niveaux de puissance d'oscillateur local relativement faibles et présentant une excellente isolation du signal d'oscilateur local par rapport aux signaux RF et de fréquence moyenne. Le mélangeur comprend un premier et un deuxième transistor TEC (Q1, Q2) dont les grilles et les sources sont reliées les unes aux autres de sorte que les premier et deuxième transistors TEC sont en série; un circuit d'accès (48) à l'oscillateur local; un réseau de couplage (72) comprenant une ligne d'émission BALUN (T1A, T1B); un circuit diplexeur (23) et un circuit de polarisation (45).
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, UZ, VN.
African Regional Intellectual Property Organization (KE, LS, MW, SD, SZ, UG)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)