WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997022971) A NEGATIVE VOLTAGE SWITCH ARCHITECTURE FOR A NONVOLATILE MEMORY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/022971    International Application No.:    PCT/US1996/019687
Publication Date: 26.06.1997 International Filing Date: 12.12.1996
Chapter 2 Demand Filed:    10.07.1997    
IPC:
G11C 16/16 (2006.01), G11C 16/30 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US) (For All Designated States Except US).
JAVANIFARD, Jahanshir, J. [US/US]; (US) (For US Only).
EVERTT, Jeffrey, J. [US/US]; (US) (For US Only)
Inventors: JAVANIFARD, Jahanshir, J.; (US).
EVERTT, Jeffrey, J.; (US)
Agent: TAYLOR, Edwin, H.; Blakely, Sokoloff, Taylor & Zafman, 7th floor, 12400 Wilshire Boulevard, Los Angeles, CA 90025 (US)
Priority Data:
08/575,609 20.12.1995 US
08/742,366 31.10.1996 US
Title (EN) A NEGATIVE VOLTAGE SWITCH ARCHITECTURE FOR A NONVOLATILE MEMORY
(FR) ARCHITECTURE DE COMMUTATEUR DE TENSION NEGATIVE DESTINEE A UNE MEMOIRE NON VOLATILE
Abstract: front page image
(EN)A negative voltage switching circuit in a nonvolatile memory includes a switching transistor (94) coupled to an output of the negative voltage switching circuit and a first voltage source that has a voltage level substantially lower than zero volts. A pull-up circuit (141, 143, 144) is coupled to a control terminal of the switching transistor (94) and selectively to a second voltage source having a voltage level substantially above zero volts. The pull-up circuit (141, 143, 144) applies the second voltage source to the control terminal of the switching transistor (94) when the pull-up circuit (141, 143, 144) is coupled to the second voltage source such that the switching transistor (94) does not couple the first voltage source to the output. A pull-down circuit (142, 147) is coupled to the first voltage source and the control terminal of the switching transistor (94). The pull-down circuit (142, 147) applies the first voltage source to the control terminal of the switching transistor (94) when the pull-up circuit (141, 143, 144) is not coupled to the second voltage source such that the switching transistor (94) couples the first voltage source to the output.
(FR)Un circuit de commutation de tension négative, propre à une mémoire non volatile, comprend un transistor (94) de commutation couplé à une sortie de ce circuit de commutation de tension négative, et une première source de tension dont le niveau est nettement inférieur à zéro volt. Un circuit d'excursion haute (141, 143, 144) est couplé à une borne de commande du transistor de commutation (94), et sélectivement à une deuxième source de tension dont le niveau est nettement supérieur à zéro volt. Le circuit d'excursion haute (141, 143, 144) applique cette deuxième source de tension à la borne de commande du transistor de commutation (94), quand ce circuit (141, 143, 144) est couplé à la deuxième source de tension, de façon que ce transistor de commutation (94) ne couple pas la première source de tension avec la sortie. Un circuit d'excursion basse (142, 147) est couplé à cette première source de tension et à la borne de commande du transistor de commutation (94). Ce circuit d'excursion basse (142, 147) applique la première source de tension à la borne de commande du transistor de commutation (94) quand le circuit d'excursion haute (141, 143, 144) n'est pas couplé avec la deuxième source de tension, de façon que ce transistor (94) couple la première source de tension avec la sortie.
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, US, UZ, VN.
African Regional Intellectual Property Organization (KE, LS, MW, SD, SZ, UG)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)