WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997022926) INTEGRATED CIRCUITS FOR MULTI-TASKING SUPPORT IN SINGLE OR MULTIPLE PROCESSOR NETWORKS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/022926    International Application No.:    PCT/GB1996/003125
Publication Date: 26.06.1997 International Filing Date: 18.12.1996
Chapter 2 Demand Filed:    12.06.1997    
IPC:
G06F 9/48 (2006.01), G06F 15/80 (2006.01)
Applicants: BRITISH AEROSPACE PUBLIC LIMITED COMPANY [GB/GB]; Warwick House, P.O. Box 87, Farnborough Aerospace Centre, Farnborough, Hampshire GU14 6YU (GB) (For All Designated States Except US).
CAMPBELL, Eric, Ralph [GB/GB]; (GB) (For US Only).
SIMPSON, Hugo, Rowton [GB/GB]; (GB) (For US Only)
Inventors: CAMPBELL, Eric, Ralph; (GB).
SIMPSON, Hugo, Rowton; (GB)
Agent: POTTS, Susan, Patricia; British Aerospace plc, Corporate IPR Dept., Lancaster House, P.O. Box 87, Farnborough Aerospace Centre, Farnborough, Hampshire GU14 6YU (GB)
Priority Data:
9526009.7 20.12.1995 GB
Title (EN) INTEGRATED CIRCUITS FOR MULTI-TASKING SUPPORT IN SINGLE OR MULTIPLE PROCESSOR NETWORKS
(FR) CIRCUITS INTEGRES D'AIDE MULTITACHE DANS DES RESEAUX A UN OU PLUSIEURS PROCESSEURS
Abstract: front page image
(EN)An integrated circuit (7A) for multitasking support for processing unit (1A) holds control variables for each task (or activity) to run on its associated processor (1A) and identifies the next task that should run. The circuit (7A) employs level-driven, clock free ripple logic and is configured as a two-dimensional array of 'tiles', each tile being composed of simple logic gates and performing a dedicated function. The circuit has particular application to asynchronous multiple processor networks.
(FR)Ce circuit intégré (7A) d'aide multitâche, destiné à une unité de traitement (1A), maintient des variables de commande pour chaque tâche (ou activité) à faire exécuter par son processeur associé (1A) et identifie la prochaine tâche à faire exécuter. Dans ce circuit (7A), on utilise une logique d'ondulation, sans horloge, sensible aux niveaux, et on a configuré ce circuit comme un agencement bidimensionnel de 'blocs', dont chacun est composé de portes logiques simples et effectue une fonction spécialisée. Ce circuit trouve une application particulière dans des réseaux asynchrones à plusieurs processeurs.
Designated States: AU, JP, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)