WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997022183) A LOGARITHMIC LEVEL DETECTOR AND A RADIO RECEIVER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/022183    International Application No.:    PCT/IB1996/001271
Publication Date: 19.06.1997 International Filing Date: 21.11.1996
IPC:
H04B 17/00 (2006.01)
Applicants: PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL).
PHILIPS NORDEN AB [SE/SE]; Kottbygatan 7, Kista, S-164 85 Stockholm (SE) (SE only)
Inventors: KASPERKOVITZ, Wolfdietrich, Georg; (NL).
DE RUIJTER, Hendricus, Clement; (NL)
Agent: MAK, Theodorus, N.; Internationaal Octrooibureau B.V., P.O. Box 220, NL-5600 AE Eindhoven (NL)
Priority Data:
95203439.5 11.12.1995 EP
Title (EN) A LOGARITHMIC LEVEL DETECTOR AND A RADIO RECEIVER
(FR) DETECTEUR LOGARITHMIQUE DE NIVEAU ET RECEPTEUR RADIO
Abstract: front page image
(EN)Known is a logarithmic level detector comprising a cascade of a plurality of amplifier stages having a rectifier. Outputs signals of the amplifiers stages are summed so as to form an output signal of the level detector. Such a level detector is sensitive to temperature and manufacturing spread when embodied as an integrated circuit. A logarithmic level detector is proposed that provides a very accurate level detector output signal that is greatly insensitive to temperature and process spread. The logarithmic level detector comprises a weighted summed reference circuit which is subtracted from a level output signal of the cascade of limiting amplifiers so as to form a relative level detector output signal, and further compensation circuitry at input and output side, and an overall gain stabilizing circuit.
(FR)On connaît le principe des détecteurs logarithmiques de niveau comportant plusieurs niveaux d'amplification en cascade munis d'un redresseur. Les signaux de sortie des étages d'amplification une fois totalisés forment le signal de sortie du détecteur de niveau. De tels détecteurs sont sensibles aux variations de température et de fabrication lorsqu'ils sont réalisés sous forme de circuits intégrés. On propose ici un détecteur logarithmique de niveau fournissant un signal de sortie largement insensible aux variations de température et de fabrication comportant un circuit de pondéeration des références totalisées qu'on soustrait du signal de niveau des cascades d'amplificateurs limiteurs de manière à former un signal relatif de sortie du détecteur de niveau, ainsi qu'un circuit de compensation à l'entrée et à la sortie et un circuit général de stabilisation de gain.
Designated States: CN, JP, KR, SG.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)