WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997022045) MAIN MEMORY SYSTEM AND CHECKPOINTING PROTOCOL FOR FAULT-TOLERANT COMPUTER SYSTEM USING A READ BUFFER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/022045    International Application No.:    PCT/US1996/018949
Publication Date: 19.06.1997 International Filing Date: 27.11.1996
Chapter 2 Demand Filed:    27.06.1997    
IPC:
G06F 11/14 (2006.01)
Applicants: TEXAS MICRO INC. [US/US]; 5959 Corporate Drive, Houston, Texs 77036 (US)
Inventors: STIFFLER, Jack, J.; (US)
Agent: GORDON, Peter, J.; Wolf, Greenfield & Sacks, P.C., 600 Atlantic Avenue, Boston, MA 02210 (US)
Priority Data:
08/564,024 29.11.1995 US
Title (EN) MAIN MEMORY SYSTEM AND CHECKPOINTING PROTOCOL FOR FAULT-TOLERANT COMPUTER SYSTEM USING A READ BUFFER
(FR) SYSTEME DE MEMOIRE PRINCIPALE ET PROTOCOLE DE REPRISE POUR SYSTEME INFORMATIQUE A TOLERANCE DE PANNES AU MOYEN D'UN TAMPON DE LECTURE
Abstract: front page image
(EN)A mechanism for maintaining a consistent, periodically updated state in main memory without constraining normal computer operation is provided, thereby enabling a computer system to recover from faults without loss of data or processing continuity. In a typical computer system, a processor and input/output elements are connected to a main memory subsystem that includes a primary memory. In embodiments of the present invention, a read buffer is also appended to this main memory subsystem. During normal processing, a pre-image of data written to the primary memory may be captured by the read buffer. Data captured in the read buffer can restore the system to a previous checkpoint. This structure and protocol can guarantee a consistent state in main memory, thus enabling fault-tolerant operation.
(FR)Mécanisme permettant de maintenir la mémoire principale dans un état cohérent, actualisé périodiquement, sans gêner le fonctionnement normal de l'ordinateur, ce qui permet au système informatique de surmonter les pannes sans pertes de données ni solution de continuité dans le traitement. Dans un système informatique classique, une unité centrale et des éléments d'entrée et de sortie sont reliés à un sous-système de mémoire principale qui comporte une mémoire primaire. Dans certains modes de réalisation de la présente invention, un tampon de lecture est également ajouté à ce sous-système de mémoire principale. Au cours du traitement normal, une pré-image des données enregistrées sur la mémoire primaire peut être saisie par le tampon de lecture. Les données saisies dans le tampon de lecture peuvent ramener le système à un point de reprise antérieur. Cette structure et ce protocole permettent de garantir un état cohérent de la mémoire principale, ce qui permet un fonctionnement avec tolérance de pannes.
Designated States: DE, GB, JP.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)