WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997021278) METHOD AND APPARATUS FOR GENERATING MULTIPLE SIGNALS AT MULTIPLE FREQUENCIES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/021278    International Application No.:    PCT/US1996/017668
Publication Date: 12.06.1997 International Filing Date: 04.11.1996
IPC:
H03L 7/181 (2006.01), H03L 7/23 (2006.01)
Applicants: MOTOROLA INC. [US/US]; 1303 East Algonquin Road, Schaumburg, IL 60196 (US)
Inventors: BARRETT, Clifford, Louis, Jr.; (US).
HEROLD, Barry, W.; (US).
PAJUNEN, Grazyna, Anna; (US)
Agent: NICHOLS, Daniel, K.; Motorola Inc., Intellectual Property Dept./GER, 1500 Gateway Boulevard-MS96, Boynton Beach, FL 33426-8292 (US)
Priority Data:
08/566,518 04.12.1995 US
Title (EN) METHOD AND APPARATUS FOR GENERATING MULTIPLE SIGNALS AT MULTIPLE FREQUENCIES
(FR) PROCEDE ET APPAREIL POUR GENERER DES SIGNAUX MULTIPLES A DES FREQUENCES MULTIPLES
Abstract: front page image
(EN)A frequency synthesizer (100) is used for generating a plurality of signals operating at a plurality of frequencies that are integer multiples of a reference frequency. The frequency synthesizer (100) includes a plurality of phase lock loops coupled to a single phase error detector. The phase error detector (103) is connected to a reference signal (104), a first generated signal (116) and a sampler signal (136) derived from a second generated signal (132). The phase error detector (103) includes a shared counter (118), and first and second registers (106, 122) connected to the ouput of the shared counter (118). First and second phase lock loops (101, 105) are used for phase locking to the reference signal (104). The first and second phase lock loops (101, 105) derive phase error signals from the first and second registers (106, 122), thereby adjusting the first and second generated signals (116, 132).
(FR)Un synthétiseur de fréquences (100) est utilisé pour générer une pluralité de signaux à une pluralité de fréquences qui sont des multiples entiers d'une fréquence de référence. Le synthétiseur de fréquences (100) comprend une pluralité de boucles à verrouillage de phase couplées à un seul détecteur d'erreur de phase. Le détecteur d'erreur de phase (103) reçoit à un signal de référence (104), un premier signal généré (106) et un signal d'échantillonneur (136) provenant d'un second signal généré (132). Le détecteur d'erreur de phase (103) comprend un compteur partagé (118), et des premier et second registres (106, 122) connectés à la sortie du compteur partagé (118). Les première et seconde boucles à verrouillage de phase (101, 105) sont utilisées pour le verrouillage de phase au signal de référence (104). Les première et seconde boucles de verrouillage de phase (101, 105) obtiennent des signaux d'erreur de phase des premier et second registres (106, 122), ce qui permet d'ajuster les premier et second signaux générés (116, 132).
Designated States: CN, JP, KR.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)