WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997021107) PARTIAL SCAN LOGIC
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/021107    International Application No.:    PCT/US1996/019322
Publication Date: 12.06.1997 International Filing Date: 05.12.1996
Chapter 2 Demand Filed:    02.07.1997    
IPC:
G01R 31/317 (2006.01), G01R 31/3185 (2006.01)
Applicants: ATG TECHNOLOGY, INC. [US/US]; 145 N. Franklin Turnpike, Ramsey, NJ 07446 (US)
Inventors: MORLEY, Sean, P.; (US)
Agent: SMITH, Richard, B.; Palmer & Dodge L.L.P., One Beacon Street, Boston, MA 02108 (US)
Priority Data:
08/568,733 05.12.1995 US
Title (EN) PARTIAL SCAN LOGIC
(FR) LOGIQUE D'ANALYSE PARTIELLE
Abstract: front page image
(EN)Isolated Partial Scan (IPS) circuits and methods provide a partial scan technique which reduces the amount of added circuitry and eliminates the need for circuit design restrictions that are common to conventional design for testability (DFT) methods. A partial scan test circuitry has sequential scan elements (50) for directly replacing sequential logic elements within a circuit. Each scan element (50) performs the same function of the replaced sequential element and includes a data input (141, 143), a data output (142, 144), a scan input (132, 136), a scan output (134, 138), and control signals (112, 118, 124) for controlling the opeation of the scan element, including normal, scan in and scan out operations. The data output of each scan element does not change state during scan in or scan out operations.
(FR)Des circuits et des procédés d'analyse partielle isolée (IPS) permettent de mettre en application une technique d'analyse partielle limitant la quantité de circuits ajoutés et éliminant la nécessité de restreindre la conception des circuits, ce qui est habituel dans la conception classique des procédés de testabilité (DFT). Un circuit d'analyse partielle possède des éléments séquentiels d'analyse (50) servant à remplacer directement les éléments logiques séquentiels à l'intérieur d'un circuit. Chaque élément d'analyse (50) remplit la même fonction que l'élément séquentiel remplacé et comprend une entrée de données (141, 143), une sortie de données (142, 144), une entrée d'analyse (132, 136), une sortie d'analyse (134, 138) et des signaux de commande (112, 118, 124) servant à commander le fonctionnement de l'élément d'analyse, y compris les opérations normales, d'entrée et de sortie d'analyse. La sortie de données de chaque élément d'analyse ne modifie pas son état pendant les opérations d'entrée et de sortie d'analyse.
Designated States: FI, JP, KR.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)