WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997020336) PROCESS FOR PRODUCING AN INTEGRATED CIRCUIT DEVICE WITH AT LEAST ONE MOS TRANSISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/020336    International Application No.:    PCT/DE1996/002121
Publication Date: 05.06.1997 International Filing Date: 07.11.1996
Chapter 2 Demand Filed:    27.06.1997    
IPC:
H01L 21/84 (2006.01)
Applicants: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (For All Designated States Except US).
SCHWALKE, Udo [DE/DE]; (DE) (For US Only)
Inventors: SCHWALKE, Udo; (DE)
Priority Data:
195 44 721.2 30.11.1995 DE
Title (DE) VERFAHREN ZUR HERSTELLUNG EINER INTEGRIERTEN SCHALTUNGSANORDNUNG MIT MINDESTENS EINEM MOS-TRANSISTOR
(EN) PROCESS FOR PRODUCING AN INTEGRATED CIRCUIT DEVICE WITH AT LEAST ONE MOS TRANSISTOR
(FR) PROCEDE DE FABRICATION D'UN DISPOSITIF A CIRCUITS INTEGRES EQUIPE D'AU MOINS UN TRANSISTOR MOS
Abstract: front page image
(DE)Zur Herstellung eines MOS-Transistors in einem SOI-Substrat werden zur Bildung eines aktiven Gebietes die Siliziumschicht (3), ein Gatedielektrikum (4) und eine Elektrodenschicht (5) MESA-förmig strukturiert. Die Flanken der MESA-Struktur (7) werden mit isolierenden Spacern (8) versehen. In einem weiteren Strukturierungsschritt wird aus der Elektrodenschicht (5) eine Gateelektrode (12) gebildet. Das Verfahren ermöglicht eine hohe Packungsdichte und vermeidet gleichzeitig das Problem der Gateseitenwandsteuerung sowie des frühzeitigen Durchbruchs an Oxidkanten.
(EN)When producing an MOS transistor in an SOI substrate, the silicon layer (3), a gate dielectric (4) and an electrode layer (5) are structured with a MESA-shape to form an active zone. The flanks of the MESA structure (7) are provided with insulating spacers (8). In a subsequent structuring step, a gate electrode (12) is formed in the electrode layer (5). This process allows a high packing density and at the same time avoids the problems of gate corner control and premature breakdown at the oxide edges.
(FR)Lors de la production d'un transistor MOS dans un substrat en silicium sur isolateur (SOI), la couche de silicium (3), un diélectrique de grille (4) et une couche à électrode (5) sont pourvus d'une structure mésa afin de former une zone active. Les flancs de la structure mésa (7) sont pourvus de pièces d'écartement isolantes (8). Pendant une étape ultérieure de structuration, on forme une électrode de grille (12) dans la couche à électrode (5). Ce procédé permet d'obtenir une haute densité de composants et évite en même temps le problème posé par la commande des parois latérales de la grille, ainsi que le claquage précoce des bords de l'oxyde.
Designated States: JP, KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)