Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO1997019408) SYNCHRONOUS DMA TRANSFER PROTOCOL
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1997/019408 International Application No.: PCT/US1996/017934
Publication Date: 29.05.1997 International Filing Date: 12.11.1996
IPC:
G06F 13/28 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14
Handling requests for interconnection or transfer
20
for access to input/output bus
28
using burst mode transfer, e.g. direct memory access, cycle steal
Applicants:
QUANTUM CORPORATION [US/US]; 500 McCarthy Boulevard Milpitas, CA 95035, US
Inventors:
APPELBAUM, Jeffrey, H.; US
BROOKS, John, W.; US
McGRATH, James, P.; US
NGUYEN, Hung, C.; US
Agent:
CHEN, John, C. ; Quantum Corporation 500 McCarthy Boulevard Milpitas, CA 95035, US
Priority Data:
08/555,97721.11.1995US
Title (EN) SYNCHRONOUS DMA TRANSFER PROTOCOL
(FR) PROTOCOLE DE TRANSFERT DMA SYNCHRONE
Abstract:
(EN) A synchronous DMA burst transfer method is provided for transferring data between a host device and a peripheral drive device connected by an ATA bus. The method provides synchronous data transfer capability in an asynchronous system by having one device in charge of both a strobe signal and a data signal. When a host read or write command (901) is delivered to the drive device, the device decides when to start the synchronous DMA burst (902). For a read command (B), the device requests the synchronous DMA burst, then drives a data word onto the ATA bus (908) after the host acknowledges that it is ready to begin the burst (904 and 906). After the device toggles a strobe signal (910), the host latches the data word on the bus (912). Additional data words can be driven on the bus and the strobe signal can be retoggled to latch additional data words into the host (914). After all data words have been transferred, the burst is terminated and ready to be used for another host command (918).
(FR) Un procédé de transfert de rafales DMA synchrone permet de transférer des données entre un dispositif hôte et un dispositif de commande de périphérique reliés par un bus ATA. Le procédé rend un système asynchrone capable de transfert synchrone de données, grâce à un dispositif unique traitant à la fois un signal de transfert et un signal de données. Quand une commande de lecture ou d'écriture (901) est transmise par l'hôte au dispositif de commande, celui-ci décide du moment où commencer la rafale DMA synchrone (902). Pour une commande de lecture (B), le dispositif demande la rafale DMA synchrone, puis place un mot de donnée sur le bus ATA (908) une fois que l'hôte a indiqué qu'il est prêt à commencer la rafale (904, 906). Quand le dispositif a basculé un signal de transfert (910), l'hôte verrouille le mot de donnée sur le bus (912). Des mots de données supplémentaires peuvent être placés sur le bus et le signal de transfert peut être rebasculé pour verrouiller des mots de données supplémentaires au niveau de l'hôte (914). Une fois que tous les mots de données ont été transférés, la rafale est terminée et prête à être utilisée pour une autre commande de l'hôte (918).
Designated States: AU, CA, CN, JP, KR, SG
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
SG53386EP0804764US6175883JPH10513294 CN1169193CA2210062
KR1019980701563AU1996076108