Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1997018646) CIRCUIT AND METHOD FOR MULTIPLEXING A FRAME-RELAY VIRTUAL CIRCUIT AND FRAME-RELAY SYSTEM HAVING MULTIPLEXED VIRTUAL CIRCUITS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1997/018646 International Application No.: PCT/US1996/018078
Publication Date: 22.05.1997 International Filing Date: 14.11.1996
Chapter 2 Demand Filed: 01.05.1997
IPC:
H04L 12/28 (2006.01) ,H04L 12/56 (2006.01) ,H04Q 11/04 (2006.01)
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12
Data switching networks
28
characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12
Data switching networks
54
Store-and-forward switching systems
56
Packet switching systems
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
Q
SELECTING
11
Selecting arrangements for multiplex systems
04
for time-division multiplexing
Applicants:
PARADYNE CORPORATION [US/US]; 8545 126th Avenue, South P.O. Box 2826 Largo, FL 33773, US
Inventors:
LESTER, Lee, H., Jr.; US
MUNDWILER, Richard, Allen; US
Agent:
HORSTEMEYER, Scott, A.; Thomas, Kayden, Horstemeyer & Risley Suite 1500 100 Galleria Parkway Atlanta, GA 30339, US
Priority Data:
08/557,87314.11.1995US
Title (EN) CIRCUIT AND METHOD FOR MULTIPLEXING A FRAME-RELAY VIRTUAL CIRCUIT AND FRAME-RELAY SYSTEM HAVING MULTIPLEXED VIRTUAL CIRCUITS
(FR) CIRCUIT ET PROCEDE DE MULTIPLEXAGE D'UN CIRCUIT VIRTUEL DE RELAIS DE TRAME ET SYSTEME DE RELAIS DE TRAME PRESENTANT DES CIRCUITS VIRTUELS MULTIPLEXES
Abstract:
(EN) For use with a frame-relay network (200) capable of relaying frames (500) having associated flags, a multiplexing circuit and method for providing end-to-end data management over a single frame-relay virtual circuit (240) of the network. The circuit includes: (1) a logical channel creation circuit (236) for designating a channel flag and first and second headers to be associated with frames relayed via first (255) and second (260) logical channels over the single frame-relay virtual circuit (240), respectively; and (2) a multiplexer (239) for associating frames of first and second data streams with the first (255) and second (260) logical channels, respectively, by inserting the channel flag and second header into each frame of the second data stream and the first header only into frames of the first data stream for which the associated flags match the channel flag, the first (255) and second (260) logical channels are thereby allowed to be multiplexed over the single frame-relay virtual circuit, one of the frames of the first data steam free of the first header to reduce an overhead of the multiplexing circuit.
(FR) L'invention concerne l'utilisation d'un circuit de multiplexage avec un réseau (200) de relais de trames capable de retransmettre des trames (500) présentant des indicateurs associés, et un procédé de gestion de données bout-à-bout sur un seul circuit virtuel (240) de relais de trames du réseau. Le circuit comprend: (1) un circuit (236) de création de canaux logiques destiné à désigner un indicateur de canaux ainsi que des premier et second en-têtes destinés à être associés aux trames retransmises par le premier canal logique (255) et le second canal logique (260) sur l'unique circuit virtuel (240) de relais de trames, respectivement, et (2) un multiplexeur (239) destiné à associer les trames d'un premier et d'un second flux de données aux premier (255) et second (260) canaux logiques, respectivement, par insertion de l'indicateur de canal et du second en-tête dans chaque trame du second flux de données, et le premier en-tête uniquement dans les trames du premier flux de données pour lequel les indicateurs associés correspondent à l'indicateur de canal, permettant ainsi le multiplexage des premier (255) et second (260) canaux logiques sur l'unique circuit virtuel de relais de trame, les trames du premier flux de données exemptes du premier en-tête, afin de réduire les binaires auxiliaires du circuit de multiplexage.
Designated States: BR, CA, CN, JP, KR, MX, RU
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Publication Language: English (EN)
Filing Language: English (EN)