Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO1997018629) LOGIC CIRCUITS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1997/018629 International Application No.: PCT/GB1996/002815
Publication Date: 22.05.1997 International Filing Date: 15.11.1996
Chapter 2 Demand Filed: 24.05.1997
IPC:
H03K 3/037 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
3
Circuits for generating electric pulses; Monostable, bistable or multistable circuits
02
Generators characterised by the type of circuit or by the means used for producing pulses
027
by the use of logic circuits, with internal or external positive feedback
037
Bistable circuits
Applicants:
BRITISH AEROSPACE PUBLIC LIMITED COMPANY [GB/GB]; Warwick House P.O. Box 87 Farnborough Aerospace Centre Farnborough Hampshire GU14 6YU, GB (AllExceptUS)
CAMPBELL, Eric, Ralph [GB/GB]; GB (UsOnly)
Inventors:
CAMPBELL, Eric, Ralph; GB
Agent:
POTTS, Susan, P.; British Aerospace plc Corporate IPR Dept. Lancaster House, P.O. Box 87 Farnborough Aerospace Centre Farnborough, Hampshire GU14 6YU, GB
Priority Data:
9523393.816.11.1995GB
Title (EN) LOGIC CIRCUITS
(FR) CIRCUITS LOGIQUES
Abstract:
(EN) A transparent latch, having a signal input (D), an output (Q) and a control input (C) for selecting one of two operating modes, functions by either allowing the output to follow the input (in an enable mode) or by blocking any subsequent changes in input signal level (in an inhibit mode). Owing to the design of the latch, relative propagation delays through gates and interconnecting wires cannot cause a wrong value to be latched, this being in contrast with known arrangements. Therefore constraints on the physical layout of the latch are removed. In one embodiment the latch comprises two pairs of NAND gates (5, 6, 7, 8) each pair being connected in a feedback configuration.
(FR) Une bascule transparente, comportant une entrée de signal D, une sortie de signal Q et une entrée de commande C permettant de choisir entre deux modes de fonctionnement, fonctionne soit en permettant à la sortie de suivre l'entrée (en mode de validation) soit en bloquant tout changement ultérieur dans le niveau de signal d'entrée (en mode de blocage). Etant donné la conception de la bascule, les décalages de propagation dans les portes et les fils d'interconnexion ne peuvent pas entraîner le blocage d'une valeur incorrecte, contrairement à ce qui se passe dans les dispositifs connus. Ainsi, les contraintes relatives à la disposition physique de la bascule disparaissent. Selon un mode de réalisation, la bascule comporte deux paires de portes NON-ET (5, 6, 7, 8), chaque paire étant reliée dans une configuration en boucle.
Designated States: AU, JP, US
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0875092US6249163DE000069636198GB2307365AU1996075820