Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1997018505) METHOD AND ARRANGEMENT FOR OPERATING A MASS MEMORY STORAGE PERIPHERAL COMPUTER DEVICE CONNECTED TO A HOST COMPUTER
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1997/018505 International Application No.: PCT/US1996/017550
Publication Date: 22.05.1997 International Filing Date: 31.10.1996
IPC:
G06F 3/06 (2006.01) ,G06F 9/445 (2006.01) ,G06F 11/20 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
3
Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
06
Digital input from, or digital output to, record carriers
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
44
Arrangements for executing specific programmes
445
Programme loading or initiating
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
11
Error detection; Error correction; Monitoring
07
Responding to the occurrence of a fault, e.g. fault tolerance
16
Error detection or correction of the data by redundancy in hardware
20
using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Applicants:
INTERSECT TECHNOLOGIES, INC. [US/US]; Suite F 1250 S. Hover Road Longmont, CO 80501, US (AllExceptUS)
CORNABY, Stephen, R. [US/US]; US (UsOnly)
HARMER, Tracy, D. [US/US]; US (UsOnly)
Inventors:
CORNABY, Stephen, R.; US
HARMER, Tracy, D.; US
Priority Data:
08/553,02403.11.1995US
Title (EN) METHOD AND ARRANGEMENT FOR OPERATING A MASS MEMORY STORAGE PERIPHERAL COMPUTER DEVICE CONNECTED TO A HOST COMPUTER
(FR) PROCEDE ET AGENCEMENT PERMETTANT DE FAIRE FONCTIONNER UN DISPOSITIF INFORMATIQUE PERIPHERIQUE DE STOCKAGE D'UNE MEMOIRE DE GRANDE CAPACITE CONNECTE A UN ORDINATEUR CENTRAL
Abstract:
(EN) An arrangement and method are disclosed herein for operating a mass memory storage peripheral computer device connected to a host computer. The host computer has system RAM associated with the host computer and is operated using an operating system and a system BIOS. The mass memory storage peripheral computer device is connected to the host computer using a peripheral bus in which relocatable expansion BIOS location addresses are allowed. The arrangement and method include a loadable device driver for controlling the operation of the mass memory storage peripheral computer device during the operation of the computer system. During the start-up of the computer system, the loadable device driver is loaded into the system RAM for use during the operation of the system. The loadable device driver allows the host computer to communicate with and control the operation of the mass memory storage peripheral computer device in a way which does not require the system BIOS or any other type of protocol translation mechanism to be provided between the loadable device driver and the operating system or the mass memory storage peripheral computer device in order for the loadable device driver to communicate with the operating system and the mass memory storage peripheral computer device.
(FR) Agencement et procédé permettant le fonctionnement d'un dispositif informatique périphérique de stockage en mémoire de grande capacité et connecté à un ordinateur central. L'ordinateur central possède un système RAM et est actionné à l'aide d'un système de fonctionnement et d'un système BIOS. Le dispositif informatique périphérique de stockage en mémoire de grande capacité est connecté à l'ordinateur central à l'aide d'un bus périphérique dans lequel des adresses de localisation BIOS d'expansion réatribuables sont permises. L'agencement et le procédé comprennent un circuit d'attaque du dispositif chargeable pour commander le fonctionnement du dispositif informatique périphérique de stockage en mémoire de grande capacité pendant le fonctionnement du système informatique. Lors de la mise en route du système informatique, le circuit d'attaque du dispositif chargeable est chargé dans la mémoire RAM du système et s'utilise pendant le fonctionnement du système. Le circuit d'attaque ou gestionnaire du dispositif chargeable permet à l'ordinateur central de communiquer et commander le fonctionnement du dispositif informatique périphérique de stockage en mémoire de grande capacité de manière telle à ne pas avoir besoin de recourir au système BIOS ou à tout autre type de mécanisme de translation de protocole entre le circuit d'attaque ou gestionnaire du dispositif chargeable et le système de fonctionnement du dispositif informatique périphérique de stockage en mémoire de grande capacité afin que le circuit d'attaque ou gestionnaire du dispositif chargeable communique avec le système de fonctionnement et avec le dispositif informatique périphérique de stockage en mémoire de grande capacité.
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, US, UZ, VN
African Regional Intellectual Property Organization (ARIPO) (KE, LS, MW, SD, SZ, UG)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0806005AU1996075514