Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1997015949) ELECTRONIC DEVICE MANUFACTURE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1997/015949 International Application No.: PCT/IB1996/001078
Publication Date: 01.05.1997 International Filing Date: 11.10.1996
IPC:
H01L 21/84 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
77
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78
with subsequent division of the substrate into plural individual devices
82
to produce devices, e.g. integrated circuits, each consisting of a plurality of components
84
the substrate being other than a semiconductor body, e.g. being an insulating body
Applicants:
PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1 NL-5621 BA Eindhoven, NL
PHILIPS NORDEN AB [SE/SE]; Kottbygatan 7 Kista S-164 85 Stockholm, SE (SE)
Inventors:
HARKIN, Gerard, F.; GB
YOUNG, Nigel, D.; GB
Agent:
STEVENS, Brian, T.; Internationaal Octrooibureau B.V. P.O. Box 220 NL-5600 AE Eindhoven, NL
Priority Data:
9520901.112.10.1995GB
Title (EN) ELECTRONIC DEVICE MANUFACTURE
(FR) FABRICATION DE DISPOSITIFS ELECTRONIQUES
Abstract:
(EN) Thin-film circuit elements (M1, M2, M3, R) of a large-area electronic device such as an image sensor or flat panel display are formed with different crystallinity portions (1a, 1b) of a semiconductor film (1). Highly crystalline portions (1a) are formed by exposure to an energy beam (25), for example from an excimer laser, while amorphous or low-crystalline portions (1b) are masked by a masking pattern of thermally-stable absorbent or reflective inorganic material (21) on an insulating barrier layer (20). The barrier layer (20) of, for example, silicon oxide has a sufficient thickness (tb) to mask the amorphous or low-crystallinity film portions (1b) from heating effects in the inorganic material, such as for example heat diffusion and/or impurity diffusion from the inorganic material (21). This type of masking pattern (20, 21) in accordance with the invention is stable and versatile, permitting fabrication of interposed small-area components of different crystallinity in a thin-film circuit and capable of use for masking further processing treatments in earlier and/or later stages in the manufacture, for example an ion implantation (35).
(FR) Des éléments de circuit à couche mince (M1, M2, M3, R) d'un dispositif électronique à grande surface tel qu'un détecteur d'image ou un affichage à écran plat sont formés avec des parties à cristallinité différente (1, 1b) d'une couche mince de semi-conducteur (1). Des parties hautement cristallines (1a) sont formées par exposition à un faisceau d'énergie (25), provenant par exemple d'un laser excimère, et des parties amorphes ou faiblement crystallines (1b) sont masquées par un motif de masquage en matériau inorganique absorbant ou réfléchissant (21) thermostable sur une couche d'arrêt isolante (20). La couche d'arrêt (20), par exemple en oxyde de sillicium, présente une épaisseur suffisante (tb) pour masquer les parties de couches minces amorphes ou de faible cristallinité (1b) des effets chauffants du matériau inorganique, tel que par exemple la diffusion de chaleur et/ou la diffusion d'impuretés à partir du matériau inorganique (21). Ce type de motif de masquage (20, 21), selon l'invention, est stable et polyvalent, permettant la fabrication de composants à faible surface interposés de cristallinité différente dans un circuit à couche mince, et pouvant être utilisés pour masquer d'autres traitements dans des étapes antérieures et/ou ultérieures lors de la fabrication, par exemple une implantation ionique (35).
Designated States: JP, KR
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0797844JPH10510955 KR1019987000685