Processing

Please wait...

Settings

Settings

Goto Application

1. WO1997013157 - IC TESTER AND METHOD OF LOCATING DEFECTIVE PORTIONS OF IC

Publication Number WO/1997/013157
Publication Date 10.04.1997
International Application No. PCT/JP1995/002053
International Filing Date 06.10.1995
IPC
G01R 31/303 2006.01
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
302Contactless testing
303of integrated circuits
CPC
G01R 31/303
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
302Contactless testing
303of integrated circuits
Applicants
  • ADVANTEST CORPORATION [JP]/[JP]
Inventors
  • KURIBARA, Masayuki
  • GOISHI, Akira
  • UEDA, Koshi
Priority Data
Publication Language Japanese (JA)
Filing Language Japanese (JA)
Designated States
Title
(EN) IC TESTER AND METHOD OF LOCATING DEFECTIVE PORTIONS OF IC
(FR) TESTEUR DE CIRCUIT INTEGRE ET PROCEDE DE LOCALISATION DES PARTIES DEFECTUEUSES D'UN CIRCUIT INTEGRE
Abstract
(EN)
An apparatus for analyzing failures of an IC chip and locating defective portions by irradiating the surface of an IC with an ion beam and displaying a potential contrast image of a wiring conductor on the surface of the chip, which provides improved handling and better image quality. To this end, means for setting a plurality of patterns for stopping an updating operation of the patterns is provided in a test pattern generator, the pattern updating operation of the test pattern generator is stopped wherever this stop pattern is generated, and a stop signal is sent to an ion beam tester so as to acquire image data. When acquisition of the image data is completed, signal generation means transmits an acquisition completion signal, and the test pattern generator again starts the pattern updating operation. As a result, different test patterns can be applied alternately to the chip under test, and image quality can be improved by adding and subtracting the image data. A method of locating defective portions of the IC comprises turning off a power supply of the chip at the time of a first test pattern (r) so as to fix the logic of the wiring conductor at the (r) pattern to LOW so that a difference always occurs in a potential contrast image when any difference of the logic exists between acceptable and defective chips by the acquisition of the image data at the second test pattern (n).
(FR)
Cette invention concerne un appareil permettant de détecter les défaillances d'une puce de circuit intégré (CI) et de localiser les parties défectueuses en irradiant la surface du CI à l'aide d'un faisceau ionique et en affichant une image de contraste des potentiels d'un conducteur à la surface de la puce, ce qui permet d'améliorer la manipulation et d'obtenir une image d'une meilleure qualité. A cette fin, un générateur de diagrammes de test comprend un système permettant d'établir plusieurs diagrammes d'interruption d'une opération de remise à jour des diagrammes. Cette opération de remise à jour des diagrammes du générateur de diagrammes de test est interrompue dès la génération de ce diagramme d'interruption, tandis qu'un signal d'interruption est envoyé vers un testeur de faisceau ionique afin d'acquérir les données d'image. Lorsque cette acquisition est terminée, un système de génération de signaux va émettre un signal de fin d'acquisition, et le générateur de diagrammes de test va reprendre l'opération de remise à jour des diagrammes. Différents diagrammes de test peuvent ainsi être appliqués par alternance à la puce testée, la qualité d'image pouvant être améliorée par addition et soustraction des données d'image. Cette invention concerne également un procédé de localisation des parties défectueuses du CI, lequel consiste à couper l'alimentation électrique de la puce au moment du premier diagramme de test (r), et à fixer la logique du conducteur au niveau du diagramme (r) sur BAS de manière à ce qu'une différence apparaisse toujours dans l'image de contraste des potentiels chaque fois qu'il existe une différence de logique entre les puces acceptables et défectueuses, ceci grâce à l'acquisition des données d'image lors du second diagramme de test (n).
Latest bibliographic data on file with the International Bureau