WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997011497) FABRICATION METHOD OF VERTICAL FIELD EFFECT TRANSISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/011497    International Application No.:    PCT/JP1995/001885
Publication Date: 27.03.1997 International Filing Date: 20.09.1995
Chapter 2 Demand Filed:    01.11.1995    
IPC:
H01L 21/336 (2006.01), H01L 29/08 (2006.01), H01L 29/78 (2006.01)
Applicants: HITACHI, LTD. [JP/JP]; 6, Kanda Surugadai 4-chome, Chiyoda-ku, Tokyo 101 (JP) (For All Designated States Except US).
KAMOHARA, Shiroo [JP/JP]; (JP) (For US Only).
SAKAMOTO, Kouzou [JP/JP]; (JP) (For US Only).
MEGURO, Satoshi [JP/JP]; (JP) (For US Only).
FUJITA, Yuzuru [JP/JP]; (JP) (For US Only).
IIJIMA, Tetsuo [JP/JP]; (JP) (For US Only).
YANOKURA, Eiji [JP/JP]; (JP) (For US Only)
Inventors: KAMOHARA, Shiroo; (JP).
SAKAMOTO, Kouzou; (JP).
MEGURO, Satoshi; (JP).
FUJITA, Yuzuru; (JP).
IIJIMA, Tetsuo; (JP).
YANOKURA, Eiji; (JP)
Agent: OGAWA, Katsuo; Kabushiki Kaisya Hitachi Seisakusyo, 5-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 100 (JP)
Priority Data:
Title (EN) FABRICATION METHOD OF VERTICAL FIELD EFFECT TRANSISTOR
(FR) PROCEDE DE FABRICATION D'UN TRANSISTOR A EFFET DE CHAMP VERTICAL
Abstract: front page image
(EN)A method of fabricating a high-output, vertical field-effect transistor having high switching characteristics, which requires only one step to form an N?+¿ connection region and an N?-¿ connection region though two steps are required conventionally. To this end, arsenic is implanted into an N-epitaxial layer by high-energy ion implantation of at least 500 keV. As a result, the vertical impurity distribution through the substrate becomes low (or substantially the same) - high - low (substantially the same) with respecto to the concentration of the N-epitaxial layer.
(FR)Cette invention concerne un procédé de fabrication d'un transistor à effet de champ vertical qui possède un rendement et des propriétés de commutation élevés. Selon ce procédé, une seule étape est nécessaire à la formation d'une zone de connexion N?+¿ et d'une zone de connexion N?-,¿ au lieu des deux étapes traditionnelles. A cette fin, de l'arsenic est implanté dans une zone N-épitaxiale par un processus d'implantation ionique d'une grande énergie et d'au moins 500 keV. Ce procédé permet d'obtenir une répartition verticale des impuretés dans le substrat de type basse (ou sensiblement basse)-élevée-basse (ou sensiblement basse) par rapport à la concentration de la couche N-épitaxiale.
Designated States: CN, JP, KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)