WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997010600) DEVICE FOR SKIP ADDRESSING CERTAIN LINES IN A SERIALLY OPERATING DIGITAL STORE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/010600    International Application No.:    PCT/DE1996/001511
Publication Date: 20.03.1997 International Filing Date: 13.08.1996
Chapter 2 Demand Filed:    08.04.1997    
IPC:
G11C 8/04 (2006.01)
Applicants: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (For All Designated States Except US).
BOLLU, Michael [DE/DE]; (DE) (For US Only).
VON BASSE, Paul-Werner [DE/DE]; (DE) (For US Only).
THEWES, Roland [DE/DE]; (DE) (For US Only).
SCHMITT-LANDSIEDEL, Doris [DE/DE]; (DE) (For US Only)
Inventors: BOLLU, Michael; (DE).
VON BASSE, Paul-Werner; (DE).
THEWES, Roland; (DE).
SCHMITT-LANDSIEDEL, Doris; (DE)
Priority Data:
195 33 953.3 13.09.1995 DE
Title (DE) EINRICHTUNG ZUM SPRUNGWEISEN ADRESSIEREN BESTIMMTER LEITUNGEN EINES SERIELL ARBEITENDEN DIGITALEN SPEICHERS
(EN) DEVICE FOR SKIP ADDRESSING CERTAIN LINES IN A SERIALLY OPERATING DIGITAL STORE
(FR) DISPOSITIF PERMETTANT D'ADRESSER PAR SAUT DES LIGNES DETERMINEES D'UNE MEMOIRE NUMERIQUE A FONCTIONNEMENT SEQUENTIEL
Abstract: front page image
(DE)Zur Realisierung beliebiger Sprungweiten weist eine Einrichtung zum sprungweisen Adressieren von Bit- oder Wortleitungen (1¿1? bis 1¿N?) eines seriell arbeitenden Speichers zwei den Leitungen gemeinsam zugeordnete Steuerketten (2, 3) und pro Leitung je ein Verknüpfungselement (4¿1? bis 4¿N?) auf, wobei jedes Verknüpfungselement mit genau einem Paar Ausgängen der beiden Steuerketten verbunden ist und eine Leitung genau dann adressiert wird, wenn an diesem Paar Ausgängen die Binärinformation '1' anliegt.
(EN)To skip any distances, a device for skip addressing bit or word lines (1¿1? to 1¿N?) of a serially operating store has two open control loops (2, 3) allocated to the lines together and one linkage component (4¿1? to 4¿N?) per line, where each linkage component is connected precisely to one pair of outputs of the two open control loops and one line is precisely addressed when the bit '1' is applied to said pair of outputs.
(FR)Afin d'obtenir toutes sortes de déplacements par saut, un dispositif permettant d'adresser par saut des lignes de bit ou de mot (1¿1? à 1¿N?) d'une mémoire à fonctionnement séquentiel comporte deux commandes en boucle ouverte (2, 3) associées conjointement aux lignes, ainsi qu'un élément de combinaison (4¿1? à 4¿N?) par ligne. Chaque élément de combinaison est relié à exactement une paire de sorties des deux commandes en boucle ouverte. Une ligne est adressée exactement au moment où l'information binaire '1' se situe au niveau de cette paire de sorties.
Designated States: JP, KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)