WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997009740) PROCESS AND DEVICE FOR TESTING A CHIP
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/009740    International Application No.:    PCT/DE1996/001387
Publication Date: 13.03.1997 International Filing Date: 19.07.1996
Chapter 2 Demand Filed:    04.04.1997    
IPC:
G01R 1/073 (2006.01), H01L 21/48 (2006.01)
Applicants: FRAUNHOFER-GESELLSCHAFT ZUR FÖRDERUNG DER ANGEWANDTEN FORSCHUNG E.V. [DE/DE]; Leonrodstrasse 54, D-80636 München (DE) (AT, BE, CA, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE only).
ZAKEL, Elke [DE/DE]; (DE) (KR only).
PAC TECH - PACKAGING TECHNOLOGIES GMBH [DE/DE]; Am Schlangenhorst 15-17, D-14641 Nauen (DE) (KR only)
Inventors: ZAKEL, Elke; (DE).
ANSORGE, Frank; (DE).
KASULKE, Paul; (DE).
OSTMANN, Andreas; (DE).
ASCHENBRENNER, Rolf; (DE).
DIETRICH, Lothar; (DE)
Agent: TAPPE, Hartmut; Jaeger, Böck & Köster, Egloffsteinstrasse 7, D-97072 Würzburg (DE)
Priority Data:
195 33 170.2 08.09.1995 DE
196 00 994.4 12.01.1996 DE
Title (DE) VERFAHREN UND VORRICHTUNG ZUM TESTEN EINES CHIPS
(EN) PROCESS AND DEVICE FOR TESTING A CHIP
(FR) PROCEDE ET DISPOSITIF PERMETTANT DE VERIFIER UNE PUCE
Abstract: front page image
(DE)Verfahren und Vorrichtung zum Testen von mit einer Leiterbahnstruktur versehenen Substraten, insbesondere Chips (21), wobei mittels eines Lotdepotträgers (25), der mit einer strukturierten, elektrisch leitfähigen Beschichtung (12) mit Anschlußflächen (17) zur Anordnung von Lotdepots (28) und deren Übertragung auf entsprechend angeordnete Anschlußflächen (22) eines Substrats (21) versehen ist, während der Übertragung der Lotdepots (28) eine elektrische Überprüfung der Leiterbahnstruktur des Substrats (21) erfolgt.
(EN)A process and device for testing substrates with a printed circuit structure, especially chips (21). An electrical check on the printed circuit structure of the substrate (21) is made during the transfer of the solder deposits (28) by means of a solder deposit substrate (25) having a structured electrically conductive coating (12) with terminal surfaces (17) for the arrangement of solder deposits (28) and their transfer to correspondingly arranged terminal surfaces (22) of a substrate (21).
(FR)L'invention concerne un procédé et un dispositif permettant de vérifier des substrats pourvus de tracés conducteurs, notamment des puces (21). Une vérification électrique de la structure de tracés conducteurs du substrat (21) est effectuée pendant le dépôt de métal d'apport de brasage, à l'aide d'un support (25) de dépôt de brasage qui est muni d'un revêtement (12) électroconducteur structuré, comportant des faces de raccordement (17) pour disposer le dépôt de métal d'apport de brasage (28) et le transférer sur les faces de raccordement (22) d'un substrat (21), disposées de manière correspondante.
Designated States: CA, KR.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)