WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997007513) MULTI-LEVEL NON-VOLATILE DATA STORAGE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/007513    International Application No.:    PCT/US1996/013211
Publication Date: 27.02.1997 International Filing Date: 14.08.1996
Chapter 2 Demand Filed:    14.03.1997    
IPC:
G11C 11/56 (2006.01)
Applicants: LEXAR MICROSYSTEMS, INC. [US/US]; 47421 Bayside Parkway, Fremont, CA 94538 (US)
Inventors: ASSAR, Mahmud; (US).
KESHTBOD, Parviz; (US)
Agent: IMAM, Maryam; Bronson, Bronson & McKinnon, Suite 600, 10 Almaden Boulevard, San Jose, CA 95113-2237 (US)
Priority Data:
08/515,188 15.08.1995 US
Title (EN) MULTI-LEVEL NON-VOLATILE DATA STORAGE
(FR) STOCKAGE REMANENT DE DONNEES A NIVEAUX MULTIPLES
Abstract: front page image
(EN)A multi-level NAND architecture non-volatile memory device reads and programs memory cells, each cell storing more than one bit of data, by comparing to a constant current level while selectively adjusting the gate voltage on the cell or cells being read or programmed. A plurality of read and write reference cells are provided each programmed to correspond to one each of the multi-level programming wherein during reading of the memory cells, the read reference cells provide the constant current level and during writing to the memory cells, the write reference cells provide the same. Furthermore, during a read operation, corresponding write reference cells are coupled to read reference cells to gauge the reading time associated with reading of memory cells.
(FR)Un dispositif de mémoire rémanente à architecture NON-ET à niveaux multiples lit et programme des cellules de mémoire, chaque cellule stockant plus de un bit de données, par comparaison à un niveau de courant constant tout en réglant sélectivement la tension aux portes sur la cellule ou les cellules lues ou programmées. Une pluralité de cellules de référence de lecture et d'écriture sont chacune programmées pour correspondre à chaque niveau de programmation à niveaux multiples. Pendant la lecture des cellules de mémoire, les cellules de référence de lecture fournissent le niveau de courant constant et pendant l'écriture dans les cellules de mémoire, les cellules de référence d'écriture fournissent ledit niveau. De plus, pendant une opération de lecture, des cellules de référence d'écriture correspondantes sont couplées à des cellules de référence de lecture pour étalonner le temps de lecture associé à la lecture des cellules de mémoire.
Designated States: JP, KR.
Publication Language: English (EN)
Filing Language: English (EN)