WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997005696) FULLY DIFFERENTIAL OUTPUT CMOS POWER AMPLIFIER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/005696    International Application No.:    PCT/US1996/012238
Publication Date: 13.02.1997 International Filing Date: 24.07.1996
IPC:
G05F 3/24 (2006.01), H03F 3/30 (2006.01), H03F 3/45 (2006.01)
Applicants: INFORMATION STORAGE DEVICES, INC. [US/US]; 2045 Hamilton Avenue, San Jose, CA 95125 (US)
Inventors: TRAN, Hieu, Van; (US)
Agent: BLAKELY, Roger, W., Jr.; Blakely, Sokoloff, Taylor & Zafman, 7th floor, 12400 Wilshire Boulevard, Los Angeles, CA 90025-1026 (US)
Priority Data:
08/509,982 01.08.1995 US
Title (EN) FULLY DIFFERENTIAL OUTPUT CMOS POWER AMPLIFIER
(FR) AMPLIFICATEUR DE PUISSANCE CMOS A TENSION DE SORTIE EN MODE ENTIEREMENT DIFFERENTIEL
Abstract: front page image
(EN)A fully differential output CMOS power amplifier suitable to be used in a non-volatile memory mixed mode chip for voice record and playback to drive a very low impedance load such as an 8-ohm speaker from a low voltage supply. This fully differential CMOS power amplifier utilizes a voltage multiplying technique for the input stage (MN2, MN3, MP6, MP7), a level shift/gain stage (MN/P12, MN/P13), and a common mode feedback network (MN1, MN10, MP10). It also utilizes native n-MOS having a threshold voltage VT = 0v for the folded cascode differential input and the source follower output stage (MN7), enhancement n-MOS (VT = 0.7v) for the common source output, and a voltage regulator (22) using p-MOS diode connected devices (M1-M5) for simulating a resistor divider to regulate the voltage multiplier output. The amplifier also includes a mechanism for crossover distortion reduction at the output driver stage, and a scheme to set the idle current in the output driver n-MOS transistors (MN7, MN9).
(FR)Amplificateur de puissance CMOS à tension de sortie en mode entièrement différentiel pouvant être utilisé pour une puce de mémoire rémanente en mode mixte servant à enregistrer et à reproduire la voix, et pouvant gérer une charge à très basse impédance telle qu'un haut-parleur 8 $g(V) alimenté par une source basse tension. Cet amplificateur de puissance fait appel à une technique de multiplication de la tension pour l'étage d'entrée (MN2, MN3, MP6, MP7), à un étage décalage de niveau-gain (MN/P12, MN/P13) et à une chaîne de retour en mode commun (MN1, MN10, MP10). Il fait également appel à un transistor NMOS à l'état naturel ayant une tension de seuil nulle pour l'étage d'entrée différentielle de l'amplificateur cascode replié et pour l'étage de sortie du montage à source suiveuse (MN7), à un transistor NMOS à enrichissement (tension de seuil = 0,7 V) pour la sortie de la source commune, et à un régulateur de tension (22) faisant appel à des éléments connectés à la diode du transistor PMOS (M1-M5) pour simuler un diviseur de tension à résistances réglant la tension de sortie du multiplicateur de tension. L'amplificateur comprend aussi un mécanisme qui réduit la distorsion de croisement de l'étage de sortie, ainsi qu'un module qui règle le courant réactif des transistors NMOS de l'étage de sortie (MN7, MN9).
Designated States: AL, AM, AT, AU, AZ, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, UZ, VN.
African Regional Intellectual Property Organization (KE, LS, MW, SD, SZ, UG)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)