WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997005523) IMPROVED TFT, METHOD OF MAKING AND MATRIX DISPLAYS INCORPORATING THE TFT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/005523    International Application No.:    PCT/US1996/012439
Publication Date: 13.02.1997 International Filing Date: 30.07.1996
Chapter 2 Demand Filed:    21.02.1997    
IPC:
G02F 1/1362 (2006.01), H01L 29/417 (2006.01), H01L 29/49 (2006.01), H01L 29/786 (2006.01)
Applicants: IMAGE QUEST TECHNOLOGIES, INC. [US/US]; 48611 Warm Springs Boulevard, Fremont, CA 94539 (US)
Inventors: HOLMBERG, Scott, H.; (US).
HUFF, Ronald, L.; (US)
Agent: WINBURN, John, T.; Ruden, McClosky, Smith, Schuster & Russell, P.A., P.O. Box 1900, Ft. Lauderdale, FL 33302-1900 (US)
Priority Data:
08/497,371 31.07.1995 US
Title (EN) IMPROVED TFT, METHOD OF MAKING AND MATRIX DISPLAYS INCORPORATING THE TFT
(FR) TRANSISTORS A FILM MINCE AMELIORES, LEUR PROCEDE DE FABRICATION ET AFFICHAGES MATRICIELS LES CONTENANT
Abstract: front page image
(EN)Improved thin film transistor to reduce defects in the devices incorporating the transistors, including active matrix displays (10). A first improvement is accomplished by forming a dual insulator layer (60, 62) over the bottom metal layer (52), which can be the gate line and also the row line in an active matrix display. The first insulator layer (60) is formed by anodizing the metal layer and the second insulator layer (62) is deposited onto the first layer. The dual insulator structure layer can be reanodized to eliminate the effect of pinholes. A second improvement includes providing an interdigitated transistor structure to increase the channel width, minimize internal shorting and minimize the drain capacitance. The interdigitated structure (94, 96; 100, 102) includes at least one source or drain finger formed between at least two drain or source fingers, respectively. A shorted source finger can be disconnected to maintain an operative transistor. A further improvement is provided when forming an active matrix display storage capacitor utilizing the dual insulator layer. A redundant column line (74, 90) can be formed utilizing a second overlying metal layer (90). A defect masking transistor (49) also can be coupled from each pixel to the previous gate or row line.
(FR)L'invention porte sur des transistors à film mince améliorés permettant de réduire les défaillances dans les dispositifs les utilisant, par exemple des affichages matriciels actifs (10). L'une des premières améliorations consiste à former une double couche isolante (60, 62) sur un substrat métallique mince (52) qui peut constituer la ligne de grille ou la ligne de rangée d'un affichage matriciel. La première couche isolante (60) est obtenue par anodisation de la couche métallique, et la deuxième (62), par déposition sur la première couche. Cette structure à deux couches isolantes peut être réanodisée pour éliminer les effets des trous d'épingles. La deuxième amélioration consiste à créer une structure de transistors interdigitée permettant d'accroître la largeur des canaux, de réduire les éléments internes de court-circuitage ainsi que la capacité des drains. Cette structure interdigitée (94, 96; 100, 102) comporte un doigt source ou drain intercalé entre au moins deux doigts sources ou drains. Un doigt source raccourci peut être débranché pour maintenir un transistor en fonctionnement. Une troisième amélioration consiste à former un condensateur actif de stockage d'affichage matriciel en se servant des deux couches isolantes. Il est en outre possible de créer une ligne de colonne redondante (74, 90) à l'aide d'une seconde couche métallique (90) de couverture, et de prévoir un transistor de masquage des défauts (49) reliant chacun des pixels à la ligne de grille ou de rangée précédente.
Designated States: AL, AM, AT, AU, AZ, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IS, JP, KE, KG, KP, KR, KZ, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, UZ, VN.
African Regional Intellectual Property Organization (KE, LS, MW, SD, SZ, UG)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)