WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997004484) INTEGRATED CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/004484    International Application No.:    PCT/DE1996/001258
Publication Date: 06.02.1997 International Filing Date: 11.07.1996
Chapter 2 Demand Filed:    27.11.1996    
IPC:
H01L 27/02 (2006.01)
Applicants: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (For All Designated States Except US).
HEBBEKER, Heinz [DE/DE]; (DE) (For US Only).
RECZEK, Werner [AT/DE]; (DE) (For US Only).
SAVIGNAC, Dominique [FR/DE]; (DE) (For US Only).
TERLETZKI, Hartmud [DE/DE]; (DE) (For US Only)
Inventors: HEBBEKER, Heinz; (DE).
RECZEK, Werner; (DE).
SAVIGNAC, Dominique; (DE).
TERLETZKI, Hartmud; (DE)
Priority Data:
195 26 566.1 20.07.1995 DE
Title (DE) INTEGRIERTE SCHALTUNG
(EN) INTEGRATED CIRCUIT
(FR) CIRCUIT INTEGRE
Abstract: front page image
(DE)Integrierte Schaltung, die mindestens einen parasitären Feldeffekttransistor (Tpar) oder eine parasitäre Diode aufweist, der bzw. die zwei benachbarte dotierte Bereiche (2) vom selben bzw. gegensätzlichen Leitungstyp und einen dazwischen angeordneten isolierenden Bereich (1) enthält und bei dem die dotierten Bereiche (2) mit je einem Anschlußpad der integrierten Schaltung verbunden sind. Um die ESD-Festigkeit zu erhöhen, ist die Länge (L) des isolierenden Bereichs (1) in der lateralen Richtung größer oder gleich der Länge des längsten Entladepfades von mit den Anschlußpads (4) verbundenen ESD-Schutzstrukturen (TESD).
(EN)The invention concerns an integrated circuit comprising at least one stray field-effect transistor (Tpar) or a stray diode which contains two adjacent doped regions (2) of the same or opposite types of conduction and an insulating region (1) disposed therebetween. The doped regions (2) are each connected to a connection pad of the integrated circuit. In order to increase resistance to electrostatic discharges, the length (L) of the insulating region (1) in the lateral direction is equal to or greater than the length of the longest discharge path of electrostatic discharge-protective structures (TESD) connected to the connection path (4).
(FR)L'invention concerne un circuit intégré comportant au moins un transistor à effet de champ parasite (Tpar) ou une diode parasite contenant deux régions dopées (2) adjacentes de types de conduction identiques ou opposés et une région isolante (1) située entre les deux. Les régions dopées (2) sont chacune reliées à un contact du circuit intégré. Dans le but d'accroître la résistance aux décharges électriques, la longueur (L) de la région isolante (1) dans le sens latéral est égale ou supérieure à la longueur du plus long trajet de décharge des structures de protection contre les décharges électriques (TESD) reliées au contact (4).
Designated States: JP, KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)