WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997003836) PIEZOELECTRIC/ELECTROSTRICTIVE FILM TYPE CHIP
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/003836    International Application No.:    PCT/JP1996/002054
Publication Date: 06.02.1997 International Filing Date: 23.07.1996
IPC:
B41J 2/045 (2006.01), B41J 2/14 (2006.01), B41J 2/16 (2006.01)
Applicants: SEIKO EPSON CORPORATION [JP/JP]; 4-1, Nishishinjuku 2-chome, Shinjuku-ku, Tokyo 163 (JP) (For All Designated States Except US).
NGK INSULATORS, LTD. [JP/JP]; 2-56, Suda-cho, Mizuho-ku, Nagoya-city, Aichi-prefecture 467 (JP) (For All Designated States Except US).
USUI, Minoru [JP/JP]; (JP) (For US Only).
KATAKURA, Takahiro [JP/JP]; (JP) (For US Only).
AKAHANE, Fujio [JP/JP]; (JP) (For US Only).
KAMOI, Kazumi [JP/JP]; (JP) (For US Only).
SHINADA, Satoshi [JP/JP]; (JP) (For US Only).
TAKEUCHI, Yukihisa [JP/JP]; (JP) (For US Only).
TAKAHASHI, Nobuo [JP/JP]; (JP) (For US Only)
Inventors: USUI, Minoru; (JP).
KATAKURA, Takahiro; (JP).
AKAHANE, Fujio; (JP).
KAMOI, Kazumi; (JP).
SHINADA, Satoshi; (JP).
TAKEUCHI, Yukihisa; (JP).
TAKAHASHI, Nobuo; (JP)
Agent: WATANABE, Kazuhira; Adax Building, 4th floor, 1-8, Asakusabashi 3-chome, Taito-ku, Tokyo 111 (JP)
Priority Data:
7/208397 24.07.1995 JP
7/290153 08.11.1995 JP
Title (EN) PIEZOELECTRIC/ELECTROSTRICTIVE FILM TYPE CHIP
(FR) PUCE DU TYPE A COUCHE PIEZO-ELECTRIQUE/ELECTROSTRICTIVE
Abstract: front page image
(EN)A piezoelectric/electrostrictive film type chip (50) comprises a spacer plate (74) having a window arrangement pattern (100) composed of at least a plurality of windows (75), a ceramic substrate (70) integrated with a thin closure plate (72) covering the windows (75), and a piezoelectric/electrostrictive actuating section (71) composed of a lower electrode (81), a piezoelectric/electrostrictive layer (82) and an upper electrode (83) which are successively formed in multilayer by a film-forming method in the area covering the windows (75) on the outer surface of the closure plate (72). A positioning pin hole (52) is provided at or near the center of gravity of the window arrangement pattern (100). The lowering of the accuracy of the alignment of the pin pressure with the communication hole of the piezoelectric/electrostrictive actuator is suppressed to a minimum, and therefore the chip is joined to the ink-nozzle member with good positional accuracy.
(FR)Cette puce du type à couche piézo-électrique/électrostrictive (50) comprend une plaque d'écartement (74) à configuration à fenêtres (100), comportant plusieurs fenêtres au moins (75), un substrat céramique (70) solidaire d'un mince plaque de fermeture (72) recouvrant les fenêtres (75) et un actionneur piézo-électrique/électrostrictif (71) composé d'une électrode inférieure (81), d'une couche piézo-électrique/électrostrictive (82) et d'une électrode supérieure (83) formées l'une après l'autre selon une structure multicouche par une technique de formation de couches dans la zone recouvrant les fenêtres (75) sur la face externe de la plaque de fermeture (72). Un trou à broche de positionnement (52) est ménagé au niveau du centre de gravité de la configuration à fenêtres (100) ou à proximité. La perte de précision dans l'alignement de la pression exercée par la broche avec le trou de communication de l'actionneur piézo-électrique/électrostrictif est réduite à son minimum, ce qui permet de raccorder la puce à l'ajutage de distribution d'encre avec une grande précision au niveau du positionnement.
Designated States: US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)