Processing

Please wait...

Settings

Settings

Goto Application

1. WO1996042077 - SINGLE CENTRALISED MEMORY ARCHITECTURE FOR VIDEO IMAGE TRANSFER

Note: Text based on automatic Optical Character Recognition processes. Please use the PDF version for legal matters

[ FR ]

REVENDICATIONS

1 ) Architecture permettant de stocker et de transférer des images vidéo fixes ou animées, ladite architecture comprenant au moins un circuit d'entrée (El , E2, , En) permettant l'accès de données destinées à composer des images vidéo, une zone mémoire (M) permettant de stocker des images vidéo, au moins un circuit de sortie (S1 , S2, ..., Si) d'image vidéo et un bus vidéo (B) destiné à assurer le transfert d'informations entre la zone mémoire

(M), le circuit d'entrée (E1 , E2, ..., En), et le circuit de sortie (S1 , S2, , Sj), caractérisée en ce que la zone mémoire (M) est une mémoire banalisée et en ce que le bus vidéo (B) a une largeur L supérieure ou égale à la largeur de la zone mémoire (M).

2) Architecture selon la revendication 1 , caractérisée en ce qu'elle comprend un circuit de contrôle centralisé (CTRL) de la zone mémoire (M) de façon que les données à écrire ou à lire dans la zone mémoire (M) soient écrites ou lues par paquets successifs.

3) Architecture selon la revendication 1 ou 2, caractérisée en ce que chaque circuit d'entrée (E1 , E2, , En) et chaque circuit de sortie (S1 ,

S2, , Sj) est relié au bus vidéo (B) par au moins un circuit d'interface (I) permettant de transformer un port de largeur L, situé du côté du bus vidéo (B) et correspondant à un paquet de P pixels, en un port de largeur vidéo relatif audit paquet.

4) Architecture selon la revendication 3 caractérisé en ce que chaque circuit d'interface (I) comprend P circuits (1 ) de type FIFO et P circuits de type sélecteur rotatif (SR).

5) Architecture selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'elle comprend au moins un circuit de traitement (T1 ,

T2, , Tm) d'images vidéo relié au bus vidéo (B) par au moins un circuit d'interface (I).

6) Architecture selon l'une quelconque des revendications 1 à 5, caractérisée en ce que le circuit d'entrée (E1 , E2, , En), la zone mémoire

(M), le circuit de traitement (T1 , T2, , Tm), et le circuit de sortie (S1 ,

S2, , Sj) sont des cartes électroniques intégrables à une plate-forme informatique standard et en ce que le bus vidéo (B) relie ces différentes cartes à l'intérieur de ladite plate-forme.

7) Architecture selon la revendication 6, caractérisée en ce que au moins une carte de traitement est une carte de compression.

8) Architecture selon la revendication 7, caractérisée en ce que la carte de compression est une carte de compression MJPEG.

9) Architecture selon l'une quelconque des revendications 6 à 8 caractérisée en ce que au moins une carte de traitement est une carte de mélange.

10) Architecture selon l'une quelconque des revendications 3 à 9, caractérisée en ce que L = 160 bits et P = 4.

11 ) Architecture selon l'une quelconque des revendications 1 à 10, caractérisé en ce qu'au moins un circuit d'entrée (E1 , E2, , En) est un circuit d'entrée d'une voie vidéo.

12) Architecture selon l'une quelconque des revendications 1 à 11 , caractérisée en ce qu'au moins un circuit d'entrée (E1 , E2, , En) est un circuit de dessin électronique (5).

13) Architecture selon l'une quelconque des revendications 1 à 12, caractérisée en ce qu'au moins un circuit d'entrée (E1 , E2, , En) est un circuit d'entrée de type fichier "bit map".

14) Architecture selon la revendication 5, caractérisée en ce que le circuit de traitement est un mélangeur numérique (4) multi-voies vidéo, en ce qu'elle comprend un circuit d'interface (I) par voie vidéo, en ce que le circuit de sortie est constitué par la sortie du mélangeur numérique (4) et en ce qu'au moins un circuit d'entrée (E1 , E2, , En) est un circuit de dessin électronique

(5).

15) Architecture selon la revendication 14, caractérisée en ce que la sortie du mélangeur numérique (4) multi-voies est reliée au bus vidéo par l'intermédiaire d'un circuit d'interface (I) de façon que le signal (SV) issu du mélangeur numérique soit une séquence source.

16) Architecture selon la revendication 14 ou 15, caractérisée en ce que le circuit de contrôle centralisé (CTRL) est constitué d'un processeur spécifique (2) dédié à la gestion de la mémoire (M) en temps réel et d'un automate d'accès (3) à la mémoire travaillant sous contrôle du processeur spécifique (2) et fournissant à la mémoire, pour chaque bloc, les paramètres de transfert du bloc, à savoir : l'adresse de départ, la taille du bloc et le type de transfert (lecture/écriture).

17) Appareil de type photothèque de qualité Broadcast utilisant une architecture telle que celle mentionnée aux revendications 1 à 13.

18) Appareil de type animathèque de qualité Broadcast utilisant une architecture telle que celle mentionnée aux revendications 1 à 13.

19) Appareil de type palette graphique de qualité Broadcast utilisant une architecture telle que celle mentionnée aux revendications 1 à 13.

20) Appareil de dessin en temps réel d'animations vidéo de qualité Broadcast utilisant une architecture telle que celle mentionnée aux revendications 14 à 16.