Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Saturday 31.10.2020 at 7:00 AM CET
Settings

Settings

Goto Application

1. WO1996042055 - MEMORY STRUCTURE

Publication Number WO/1996/042055
Publication Date 27.12.1996
International Application No. PCT/SE1996/000748
International Filing Date 05.06.1996
Chapter 2 Demand Filed 20.12.1996
IPC
G06F 12/04 2006.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
04Addressing variable-length words or parts of words
CPC
G06F 12/04
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
04Addressing variable-length words or parts of words
Applicants
  • SAAB DYNAMICS [SE]/[SE] (AllExceptUS)
  • SÖDERQUIST, Ingemar [SE]/[SE] (UsOnly)
Inventors
  • SÖDERQUIST, Ingemar
Agents
  • LUNDQUIST, Arne
Priority Data
9502113-509.06.1995SE
Publication Language English (EN)
Filing Language Swedish (SV)
Designated States
Title
(EN) MEMORY STRUCTURE
(FR) STRUCTURE DE MEMOIRE
Abstract
(EN)
The invention relates to a new memory structure specially adapted for the storage of memory vectors. Each of the storage positions (#1, Mi-#M, Mi) of the memory has a length adapted to the length of large vectors and is parallelly arranged extending from an input and/or output for information and deeper into the memory. In this way each vector is stored undivided in a sequential order with the beginning of the vector at the input and/or output of the memory (memory field F1 in memory plane Mi). Addressing is made to the input and/or output of the memory. There are means (1IB-MIB, 1UB-MUB) acting like shift registers for the inputting and outputting of information in undivided sequence to/from the storage positions in the memory.
(FR)
L'invention concerne une nouvelle structure de mémoire, spécialement conçue pour le stockage de vecteurs de mémoire. Chacune des positions (#1, Mi-#M, Mi) de stockage de cette mémoire possède une longueur adaptée à la longueur de grands vecteurs, et est disposée parallèlement, s'étendant d'une entrée et/ou d'une sortie d'informations pour aboutir en profondeur dans la mémoire. De cette manière, chaque vecteur est stocké, à l'état non divisé, en ordre séquentiel, le commencement du vecteur se situant au niveau de l'entrée et/ou de la sortie de la mémoire (champ F1 de mémoire dans le plan Mi de la mémoire). L'adressage s'effectue au niveau de l'entréee et/ou de la sortie de la mémoire. On a conçu des moyens (1IB-MIB, IUB-MUB) fonctionnant comme des registres de décalage et destinés à l'entrée d'informations en séquence non divisée dans les positions de stockage dans la mémoire, et à la sortie de ces informations à partir de ces positions de stockage.
Latest bibliographic data on file with the International Bureau