Processing

Please wait...

Settings

Settings

Goto Application

1. WO1996031005 - OUTPUT CHARACTERISTICS STABILIZATION OF CMOS DEVICES

Publication Number WO/1996/031005
Publication Date 03.10.1996
International Application No. PCT/US1996/004072
International Filing Date 26.03.1996
Chapter 2 Demand Filed 27.09.1996
IPC
H03K 19/003 2006.01
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
003Modifications for increasing the reliability
CPC
H03K 19/00384
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
003Modifications for increasing the reliability ; for protection
00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
00384in field effect transistor circuits
Applicants
  • GENERAL DATACOMM, INC. [US]/[US]
Inventors
  • REYMOND, Welles
Agents
  • GORDON, David, P.
Priority Data
08/411,34227.03.1995US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) OUTPUT CHARACTERISTICS STABILIZATION OF CMOS DEVICES
(FR) STABILISATION DES CARACTERISTIQUES DE SORTIE DE DISPOSITIFS CMOS
Abstract
(EN)
Output characteristics of CMOS chips are controlled by providing a known and stable current to a representative transistor (58) of known relative size in the CMOS chip, and arranging the output CMOS driving transistors (T3) of the chip, which are of known size relative to the representative transistor, in current mirror relationship with the representative transistor (58). The representative transistor (58) is a diode-connected transistor with a saturation current which is generated by a current source (59b) and which is also provided to drive the output transistors (T3) when it is on.
(FR)
La présente invention concerne la régulation des caractéristiques de sortie de puces de types CMOS. Le procédé consiste d'abord à délivrer à un transistor représentatif (58) une intensité connue et stable, la taille relative du transistor (58) dans la puce CMOS étant connue. Le procédé consiste ensuite à agencer les transistors (T3) CMOS de pilotage de la sortie de la puce, la taille de ces transistors étant connue par rapport au transistor représentatif (58), et l'agencement devant permettre de réaliser une configuration d'intensités de type miroir par rapport au transistor représentatif (58). L'intensité de saturation de ce transistor représentatif (58), en l'occurrence un transistor raccordé par diode, est générée par une source d'intensité (59b). Lorsque cette source est active, l'intensité de saturation sert également au pilotage des transistors de sortie (T3).
Latest bibliographic data on file with the International Bureau