WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1996009586) DIGITAL ARITHMETIC CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1996/009586    International Application No.:    PCT/GB1995/002139
Publication Date: 28.03.1996 International Filing Date: 11.09.1995
Chapter 2 Demand Filed:    19.04.1996    
IPC:
G06F 7/00 (2006.01), G06F 7/544 (2006.01), G06F 11/14 (2006.01), G06F 11/16 (2006.01)
Applicants: THE SECRETARY OF STATE FOR DEFENCE [GB/GB]; Defence Evaluation & Research Agency, DRA Farnborough, Hampshire GU14 6TD (GB) (For All Designated States Except US).
EVANS, Richard, Anthony [GB/GB]; (GB) (For US Only)
Inventors: EVANS, Richard, Anthony; (GB)
Agent: DEFENCE EVALUATION & RESEARCH AGENCY; Intellectual Property Dept., R69 Building, DRA Farnborough, Hampshire GU14 6TD (GB)
Priority Data:
9419072.5 22.09.1994 GB
Title (EN) DIGITAL ARITHMETIC CIRCUIT
(FR) CIRCUIT ARITHMETIQUE NUMERIQUE
Abstract: front page image
(EN)A digital arithmetic circuit (10) includes an inverting circuit (28) connected to a digital circuit (48) in which errors are to be detected. An operand input to the circuit (10) produces an output result in a first operation which is stored in a comparison circuit (82). The operand is inverted by the inverting circuit (28) on a second cycle of operation of the circuit (10) and the output result is compared by the comparison circuit (82) with that from the first operation. A non-zero result from the comparison indicates the occurrence of an error or errors in the operation of the circuit (10).
(FR)Circuit arithmétique numérique (10) comprenant un circuit (28) inverseur raccordé à un circuit (48) numérique dans lequel les erreurs doivent être détectées. Une valeur d'entrée d'opérande dans le circuit (10) produit un résultat de sortie dans une première opération, lequel est mémorisé dans un circuit (82) de comparaison. L'opérande est inversé par le circuit (28) inverseur au cours d'un second cycle d'opération du circuit (10) et le résultat de sortie est comparé par le circuit (82) de comparaison avec le résultat de sortie de la première opération. Un résultat non nul provenant de la comparaison indique la survenue d'une erreur ou d'erreurs dans l'opération du circuit (10).
Designated States: CA, CN, GB, JP, KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)