WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1996008870) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1996/008870    International Application No.:    PCT/JP1995/001804
Publication Date: 21.03.1996 International Filing Date: 12.09.1995
Chapter 2 Demand Filed:    11.04.1996    
IPC:
H03K 19/0185 (2006.01)
Applicants: SHIBATA, Tadashi [JP/JP]; (JP).
OHMI, Tadahiro [JP/JP]; (JP).
NAKAI, Tsutomu [JP/JP]; (JP) (For US Only)
Inventors: SHIBATA, Tadashi; (JP).
OHMI, Tadahiro; (JP).
NAKAI, Tsutomu; (JP)
Agent: FUKUMORI, Hisao; 2F, Fuji Building, 5-11, Kudanminami 4-chome, Chiyoda-ku, Tokyo 102 (JP)
Priority Data:
6/243258 12.09.1994 JP
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF A SEMI-CONDUCTEUR
Abstract: front page image
(EN)A semiconductor device which can drive a large-capacitance load such as the wiring existing in a very large scale integrated circuit chip or a circuit outside the chip. In a circuit in which at least a pair of NMOS and PMOS transistors whose source electrodes are connected to each other, a bias having a higher potential than the bias given to the drain electrode of the PMOS is given to the drain electrode of the NMOS, the mutually connected source electrodes are connected to the input of a CMOS inverter, and a capacitive load is connected to the output of the CMOS inverter, the magnitude of the capacitive load is larger than the gate input capacitance of the CMOS inverter, and the gate input capacitance of the CMOS inverter is larger than the sum of the gate input capacitances of the NMOS and PMOS transistors.
(FR)Dispositif à semi-conducteur capable de commander une charge à forte capacité, telle que le câblage d'une puce de circuit à très grande échelle d'intégration ou d'un circuit situé hors de cette puce. Dans un circuit dans lequel au moins un couple de transistors MOS à canal N et à canal P dont les électrodes source sont reliées l'une à l'autre, une polarisation d'un potentiel plus élevé que celle de l'électrode de drain du transistor MOS à canal P est donnée à l'électrode de drain du transistor MOS à canal N, les électrodes source reliées l'une à l'autre étant connectées à l'entrée d'un inverseur CMOS, et une charge capacitive est reliée à la sortie de l'inverseur CMOS, la valeur de la charge capacitive est supérieure à la capacité d'entrée de grille de l'inverseur CMOS et la capacité d'entrée de grille de l'inverseur CMOS est supérieure à la somme des capacités d'entrée de grille des transistors MOS à canal N et à canal P.
Designated States: KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)