WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1996008769) COMPUTER INSTRUCTION PREFETCH SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1996/008769    International Application No.:    PCT/IB1995/000708
Publication Date: 21.03.1996 International Filing Date: 29.08.1995
IPC:
G06F 9/38 (2006.01), G06F 12/02 (2006.01)
Applicants: PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL).
PHILIPS NORDEN AB [SE/SE]; Kottbygatan 5, Kista, S-164 85 Stockholm (SE) (SE only)
Inventors: MIZRAHI-SHALOM, Ori; (US).
OSTLER, Farrell; (US).
GOODHUE, Gregory; (US)
Agent: GROENENDAAL, Antonius, Wilhelmus, Maria; Internationaal Octrooibureau B.V., P.O. Box 220, NL-5600 AE Eindhoven (NL)
Priority Data:
08/308,051 16.09.1994 US
Title (EN) COMPUTER INSTRUCTION PREFETCH SYSTEM
(FR) SYSTEME INFORMATIQUE A PRELECTURE D'INSTRUCTIONS
Abstract: front page image
(EN)An instruction prefetch system for a digital processor, and in particular a microcontroller which includes the prefetch system and instruction queue normally provided as part of the instruction fetch unit, to which is added a second instruction prefetch buffer in the system, preferably in the bus interface unit which serves as the memory interface unit. This added prefetch buffer has storage for only a small number of bytes or words, and operates to supply prefetched instructions to the queue in the instruction fetch unit. However, it operates under the following constraint: it only prefetches within the boundaries of each small block of code memory and stalls when a block boundary is reached until a new address appears. This approach combines some cache and prefetch principles for a limited cost design.
(FR)L'invention se rapporte à un système de prélecture d'instructions d'un processeur numérique, et notamment à un microcontrôleur qui comprend le système de prélecture et la file d'attente d'instructions faisant normalement partie de l'unité de lecture d'instructions, à quoi il convient d'ajouter un second tampon de prélecture d'instructions dans le système, de préférence dans l'interface bus servant d'interface mémoire. Ce tampon de prélecture ajouté a une capacité de stockage pour uniquement un petit nombre d'octets ou mots et fournit des instructions de prélecture à la file d'attente dans l'unité de lecture d'instructions. Toutefois, il fonctionne sous la contrainte suivante: il effectue uniquement les prélectures dans les limites de chaque petit bloc de mémoire de code et s'arrête lorsqu'il a atteint une limite de bloc et ce, jusqu'à présentation d'une nouvelle adresse. Cette architecture est une combinaison bon marché de certains procédés d'antémémoire et de prélecture.
Designated States: JP.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)