WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1996008768) MICROCONTROLLER CONDITIONALLY SKIPS UPDATING LATCH FOR MSB AND DIRECTLY DRIVES LSB OF MEMORY ADDRESS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1996/008768    International Application No.:    PCT/IB1995/000690
Publication Date: 21.03.1996 International Filing Date: 24.08.1995
IPC:
G06F 12/02 (2006.01), G11C 8/00 (2006.01)
Applicants: PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL).
PHILIPS NORDEN AB [SE/SE]; Kottbygatan 5, Kista, S-164 85 Stockholm (SE) (SE only)
Inventors: OSTLER, Farrell; (US).
GOODHUE, Gregory; (US).
MIZRAHI-SHALOM, Ori; (US)
Agent: VERDONK, Peter, Lambert, Frans, Maria; Internationaal Octrooibureau B.V., P.O. Box 220, NL-5600 AE Eindhoven (NL)
Priority Data:
08/308,060 16.09.1994 US
Title (EN) MICROCONTROLLER CONDITIONALLY SKIPS UPDATING LATCH FOR MSB AND DIRECTLY DRIVES LSB OF MEMORY ADDRESS
(FR) MICROCONTROLEUR A SAUTS INCONDITIONNELS DU VERROU DE MISE A JOUR DES BITS DE POIDS FORT ET A GESTION DIRECTE DES BITS DE POIDS FAIBLE DE L'ADRESSE MEMOIRE
Abstract: front page image
(EN)A microcontroller directly drives a memory with low order address bits during a fetch operation. Driving the low order address bits directly while the high order bits are latched during an address/data multiplex on the same pins allows the latch enable cycle to be skipped during sequential fetches. A sequential address detector indicates when the latch enable cycle can be skipped.
(FR)Un microcontrôleur gère directement une mémoire à bits d'adressage de poids faible au cours d'une lecture en mémoire. La gestion des bits d'adressage de poids faible, pendant que des bits de poids fort sont verrouillés lors d'une opération multiplex adresses/données sur les mêmes broches, permet de sauter le cycle de validation de verrouillage au cours des opérations de lecture en mémoire séquentielle. Un détecteur d'adresses séquentiel indique à quel moment le cycle de validation de verrouillage peut être sauté.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)