WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1996008766) MICROCONTROLLER HAVING A PAGE ADDRESS MODE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1996/008766    International Application No.:    PCT/IB1995/000671
Publication Date: 21.03.1996 International Filing Date: 21.08.1995
IPC:
G06F 9/355 (2006.01), G06F 9/38 (2006.01), G06F 12/06 (2006.01)
Applicants: PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 AA Eindhoven (NL).
PHILIPS NORDEN AB [SE/SE]; Kottbygatan 5, Kista, S-164 85 Stockholm (SE) (SE only)
Inventors: BIRNS, Neil; (US).
MIZRAHI-SHALOM, Ori; (US)
Agent: STRIJLAND, Wilfred; Internationaal Octrooibureau B.V., P.O. Box 220, NL-5600 AE Eindhoven (NL)
Priority Data:
08/308,052 16.09.1994 US
Title (EN) MICROCONTROLLER HAVING A PAGE ADDRESS MODE
(FR) MICROCONTROLEUR A MODE D'ADRESSAGE PAGINE
Abstract: front page image
(EN)A microcontroller with a page zero mode where a memory address space is restricted to one page of a multiple page address space to produce improved performance. Address mapping logic and memory segment selection logic limit addresses to the least significant 16 bits of a possible 24 bit address. Different or alternate microcode program controlled instruction sequences with eliminated high order address clock cycles are used in the page zero mode.
(FR)L'invention se rapporte à un microcontrôleur à mode page zéro dans lequel un espace d'adressage mémoire est limité à une page d'un espace d'adressage multipage afin d'obtenir un meilleur rendement. La logique d'adressage et la logique de sélection de segments de mémoire limitent les adresses à au moins 16 bits significatifs d'une adresse disposant éventuellement de 24 bits. Le mode page zéro utilise des séquences d'instructions différentes ou alternées commandées par un microprogramme, séquences d'où sont éliminés les cycles d'horloge d'adressage de rang élevé.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)