WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1996008762) PROCESSING SYSTEM WITH WORD-ALIGNED BRANCH TARGET
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1996/008762    International Application No.:    PCT/IB1995/000667
Publication Date: 21.03.1996 International Filing Date: 21.08.1995
IPC:
G06F 9/30 (2006.01), G06F 9/32 (2006.01), G06F 9/38 (2006.01)
Applicants: PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL).
PHILIPS NORDEN AB [SE/SE]; Kottbygatan 5, Kista, S-164 85 Stockholm (SE) (SE only)
Inventors: MIZRAHI-SHALOM, Ori; (US).
KO, Kung-Ling; (US)
Agent: GROENENDAAL, Antonius, Wilhelmus, Maria; Internationaal Octrooibureau B.V., P.O. Box 220, NL-5600 AE Eindhoven (NL)
Priority Data:
08/308,337 16.09.1994 US
Title (EN) PROCESSING SYSTEM WITH WORD-ALIGNED BRANCH TARGET
(FR) SYSTEME DE TRAITEMENT A CIBLE DE BRANCHEMENT CADREE SUR UNE LIMITE DE MOTS
Abstract: front page image
(EN)A microcontroller or processor architecture that performs word aligned multibyte fetches but allows byte aligned instructions. Jump target addresses are word aligned, resulting in a word aligned fetch of the jump-to instruction. An assembler or compiler loads code into an instruction memory with branch instruction target addresses aligned on word boundaries. Returns from interrupts load the program counter with the complete return address which is byte aligned.
(FR)Une architecture de microcontrôleurs ou processeurs permet d'exécuter des lectures en mémoire multi-octets, mais d'effectuer des instructions cadrées sur une limite d'octets. Des adresses cibles de branchement sont cadrées sur une limite de mots, ce qui donne des instructions de branchement de lecture en mémoire cadrée sur une limite de mots. Un assembleur ou un compilateur charge le code dans une mémoire d'instructions dont les adresses cibles d'instructions de branchement sont cadrées sur des limites de mots. Des retours d'interruptions chargent dans le compteur programme des adresses de retour complètes qui sont cadrées sur une limite d'octets.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)