WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
maximize
Machine translation
1. (WO1996008073) POWER SUPPLY HAVING IMPROVED POWER FACTOR
Note: Text based on automatic Optical Character Recognition processes. Please use the PDF version for legal matters
明細害

力率が改善された S源装 s

技術分野

本発明は、交流 S力を入力として直流出力を形成するための直流電源装置に関 する。詳細に述べると、本発明は、交流入力を整流する整流回路と該整流回路か らの入力をスィツチング素子でオン ·オフ制御して変圧手段で昇圧又は降圧した 後、再び直流に変換する整流回路からなるスイッチング電源装 Sに関する。さら に、本発明は、源装置に使用して力率を改善することができる力率改善制御装 置に関する。

従来の技術

上述した形式のスィッチング電源装置は、入力側の整流回路がブリッジ接続さ れたダイオードを有し、整流回路の出力には平滑コンデンサが接挠される。入力 側の整流回路の出力は、該出力を昇圧又は降圧するための変圧器を有する出力側 コンバー夕の一次巻線に接铙される。変圧器の一次側巻線に接続される入力側の 整流回路の出力をオン ·オフ制御するために、スィツチング素子が設けられる。 出力側コンバータの変圧器の二次巻棣は出力側整流回路を介して負荷に接続され る。

このような平滑コンデンサを備える回路では、平滑コンデンザが充鼋される期 間だけ入力流が流れ、平滑コンデンザの S圧より入力 ¾圧が低い期間は S流が 流れない。したがって、交流入力 ¾圧が正弦波であっても、流波形は急峻な山 形になり、力率が低下するとともに高調波成分が発生する。

交流入力電源として商用 ¾源を使用した場合、このスィッチング電源に発生し た高調波が商用電源ラインに流れて商用蕙源を歪ませることが認識され、問題視 されている。このため、近年では、この傾向を考慮して、スイッチング電源回路 における高調波の発生を抑制することが課題となっている。

この問題を解決するものとして、交流入力を、スイッチング素子により、その 周期より速い周期でオン ·オフさせる、いわゆるディザ一方式と呼ばれる整流回 路を使用する S源装置が提案されている。このディザ一:^:の整流回路を使用す るスィツチング ¾源装置の代表的なものとして、日本工業技術センターが 1992年 11月 26日と 27日に開催した「スイッチング電源の力率改善回路 J と題するセミナ —のテキス卜に掲載された高捃の Γディザ一整流回路のスィツチング電源への 応用」に昇圧夕イブの回路例 1として記載された回路がある。

この公知の回路では、交流電源を入力とする入力側整流回路の出力の一方をィ ンダクタとダイォードを介して変圧手段の一次側巻棣の一端に接挠し、該一次側 巻線の他端を、スィッチング素子を介して入力側整流回路の出力の他方に接镜す る。変圧手段の一次側巻線とスィツチング素子とに並列にコンデンサを接铙し、 インダクタとダイオードとの間を変圧手段の一次側巻棣とスィッチング素子との 間に第 2のダイォードを介して接綾する。スィッチング素子を制御回路により交 流入力の周期より速い周期でオン 'オフさせることにより、該スイッチング素子 のォン期間には、その期間の入力電圧に比例した鬈流がコンデンサに流れること になり、結果として力率が改善され、高調波の発生が抑制される。

特開平 3-207268号公報及び特開平 4-127875号公報にも、同様なディザ一方式の 整流回路を使用したスィッチング S源装置が開示されている。

上述のディザ一方式の整流回路を使用したスィッチング源装 Sは、比較的簡 単な回路構成で高い力率を達成でき、高調波成分を抑制できる、という利点があ る。しかし、この方式の回路では、入力 S圧や負荷の変動に伴ってコンデンサの 鼋圧が大きく変化する、という欠点がある。したがって、入力€圧の変動範囲や 負荷の変動範囲を広くするためには、スィッチング素子をォン ·オフする制御回 路の発振周波数を入力電圧と負荷の変勦に応じて変化させ、コンデンザの電圧変 化幅を小さくすることが必要であった。また、このように制御回路の発振周波数 を変化させると、変 IE手段やインダクタ、入力側及び出力側のフィル夕が大きく なり、制御も困難になる、という問題が生じる。

発明の開示

本発明は、簡単な回路構成で力率の改善を達成でき、発振周波数を変化させる ことなくコンデンサの鼋圧変動を抑制でき、入力圧の変動範囲及び負荷の変動 範囲を大きくすることができるスイッチング電源装置を提供することを目的とす

る。

また、本発明は、ュニットとして形成され、 S源装置の力率改善回路に接続す ることにより髦源装 Sの力率を改善することができる力率改善制御装置を提供す ることを他の目的とする。

上記目的を達成するため、本発明は、交流入力を全波整流する入力側の整流回 路と、一次側巻線と二次側巻棣とを備える変圧手段を有し、該一次側巻線が、入 力側の整流回路の対をなす出力に接铳され、二次側巻線が出力側の整流回路を介 して負荷に接続され、制御回路によりオン ·オフ作動して一次側巻線への電流を オン ·オフ制御する第 1のスィツチング素子と、該第 1のスィツチング素子のォ フ期間に充電され、ォン期間に変圧手段の一次側巻棣を介して放 «するように入 力側の整流回路と変圧手段の一次側巻棣に接铙されたコンデンサとを有する出力 側コンバー夕と、第 2のスィッチング素子によって制御されるように入力側の整 流回路の対をなす出力に接続されたエネルギ蓄 »手段を有し、該ェネルギ蓄猜手 段に蓄積されたェネルギが第 2のスィッチング素子の制御のもとにコンデンサを 充電するようになつた力率改善回路と、を備えるスィッチング電源装置に改良を 加える。この源装 aにおいては、制御回路が第 1のスイッチング素子を交流入 力の周期より速レ、周期でォン ·オフ制御し、第 2のスィッチング素子が該制御回 路により、又は他の発振器等の回路により、該第 1のスイッチング素子と同期し てオン 'オフ制御される。本発明の特徴とする点は、第 2のスイッチング素子を 流れる電流が所定値を越えたとき該第 2のスィッチング素子の導通を断つ遮断手 段が設けられたことにある。

本発明の一様によるスィツチング ¾源装 Sは、交流入力を全波整流する入力 側の整流回路と、一次側巻線と二次側巻線とからなる変圧手段を有し、該二次側 巻棣が出力側の整流回路を介して負荷に接挠された出力側コンバー夕とを備え、 一次側巻線の一端が、入力側の整流回路の対をなす出力の一方にインダクタ及び 第一のダイオードを介して接挠され、一次側巻線の他端が制御回路によりオン · オフ作動して一次側巻線への電流をオン ·オフ制御するスィツチング素子を介し て入力側の整流回路の他方の出力に接梡され、コンデンサが、該スイッチング素 子のォン期間に変圧手段の一次側巻線を介して放 STTるように、該一次側巻棣と スィツチング素子とに並列に接梡され、制御回路がスィツチング素子を交流入力 の周期より速、周期でォン ·オフ制御するようになつた形式である。

この装置には、インダクタと直列に入力側の整流回路の対をなす出力に接镜さ れた第 2のスィッチング素子が設けられ、該第 2のスィッチング素子を交流入力 の周期より速い周期でオン ·オフ制御して、オフ期間にインダクタ及びダイォ一 ドを介してコンデンサを充電するオン ·オフ制御手段が設けられる。本発明の特 徴として、このスイッチング鼋源装置は、第 2のスイッチング素子を流れる鼋流 が所定値を越えたとき、該第 2のスィッチング素子の導通を断つ遮断手段を備え る。

本発明の装 fiにおいては、第 1のスィッチング素子と第 2のスィッチング素子 とを同期してォン ·オフ制御することが好ましく、第 2のスィッチング素子を出 力側コンバータの制御手段により制御することがさらに好ましい。また、本発明 においては、上述のコンデンサの ¾圧を検出して、このコンデンサ髦圧に基づい て第 2のスィッチング素子の導通が断たれる前記所定値を変化させることが好ま しい。さらに、このコンデンサ «圧に基づく制御の代わりに、或いはこの制御に 加えて、入力側の整流回路からの入力 ¾圧を検出して、この入力; E圧に基づいて 第 2のスィッチング素子の導通が断たれる前記所定値を変化させるようにするこ とが好ましい。

本発明の好ましい実施の形想においては、遮断手段を、第 2のスイッチング素 子を流れる S流を検出する S流検出手段と、該¾流検出手段の検出出力を基準値 と比較する比較手段と、 S流検出手段の検出出力が該基準値を越えたとき、第 2 のスィツチング素子の導通を断つスィツチとから構成する。この場合において、 コンデンサ圧と入力側の整流回路からの入力 ¾圧の一方又は両方に基づいて比 較手段の基準鼋圧又は鼋流検出手段の検出出力を変化させることができる。 本発明のスイッチング鼋源装置では、第 2スイッチング素子がオンのとき、電 源が短絡状態になり、この間に第 1スイッチング素子がオンであれば、コンデン ザからの放戴により変圧手段の一次側巻線に ¾i流が流れる。この間に、インダク 夕にエネルギが蓄積される。第し第 2スイッチング素子が共にオフになると、 変圧手段の一次側巻棣の罨流が断たれ、ィンダク夕に蓄穣されたエネルギがダイ オードを介してコンデンサを充¾する。この場合、コンデンサの充 SS圧は、ィ ンダクタに蓄積されるエネルギにより定まる。スイッチング素子を交流入力電圧 の周期より速、周期でォン ·オフ制御することにより、スィッチング素子のォン 期間におけるピーク値に近い値までコンデンサの充罨電流を高めることが可能に なる。

本発明においては、第 2スイッチング素子を流れる鼋流を検出し、この電流が 所定値を越えたとき、該第 2スイッチング素子をオフにする。この制御により、 インダクタに流れる電流が遮断されるため、インダクタには、それ以上のェネル ギが蓄積されなくなる。したがって、次に第 1のスイッチング素子がオフになる 期間におけるコンデンサの充¾電圧が制限され、充¾電圧が過大になるのを防止 できる。

図面の簡単な説明

図 1は、本発明の一実施例によるスィツチング電源装 Sの全体を示す回路図で める。

図 2は、図 1の実施例における入力電圧波形と種々の流波形を示すもので、 (a) は入力圧と入力鼋流を、(b) は入力電圧が高い場合に本発明により得られ る入力鬈流の波形を、(c) は第 1スイッチング素子の電流を、(d) は第 2スイツ チング素子の流を、それぞれ示す。

図 3は、図 1の実施例において入力 S圧検出器を設けることの効果を示すもの で、(a) は入力電圧検出器を備えない場合の入力電流波形を、(b) は入力電圧検 出器を備える場合の入力 S流波形を、それぞれ示す。

図 4は本発明の他の実施例によるスィッチング電源装置の一部を示す回路図で の ¾。

図 5は、本発明の実施例と従来の装匱における入力鼋圧、入力コンデンサの電 圧及び出力電力の関係を示す図表である。

図 6は、力率改善制御回路をユニット化した実施例を示すもので、(a) は力率 改善制卸回路の部品を基板上に装着した状態を示す斜視図、(b) は部品を装着し た基板をケースに収めてュニットとした状態の斜視図、(c) はュニット化した力 率改善回路を電源装置の主基板上に装着した状態を示す斜視図である。

発明を実施するための最良の形想

以下、本発明の実施例を図について説明する。先ず、図 1を参照すると、この 実施例における入力側整流回路 2は、図示しない電源スィツチを介して商用交流 鼋源のような交流 ¾源 1に接铙された交流フィルタ 3と、該交流フィルタ 3に接 铙された整流器 4、及び該整流器 4の対をなす出力に接镜された平滑用コンデン サ 5から構成される。交流フィルタ 3は、交流入力端子のそれぞれに接镜された —対のインダクタ 6、 7と該インダクタ間に渡して接铳されたコンデンサ 8とか らなる。整流器 4は、ブリッジ接続された 4個のダイオード 4 a、 4 b、 4 c、 4 dからなる。

出力側コンバータ 1 0は、一次側巻線 1 1 aと二次側巻線 1 1 bとからなる変 圧器 1 1を備える。変圧器 1 1の二次側巻棣 1 1 bは、両端部に接続された一対 のダイオード 1 2 a、 1 2 bと出力側インダクタ 1 3、及びコンデンサ 1 4から なる出力側の螯流回路 1 5に接繞されている。一次側巻線 1 1 aは、一方の端子 が入力側インダクタ 1 6とダイオード 1 7を介して入力側の整流回路 2の対の出 力の一方に接铙され、他方の端子がスイッチング素子 1 8を介して入力側の整流 回路 2の対の出力の他方に接梡されている。変圧器 1 1の一次側巻棣 1 1 aとス イッチング素子 1 8とに並列に入力側コンデンサ 1 9が接統される。スィッチン グ素子 1 8をオン ·オフ制御するために、制御回路 2 0が駆動回路 2 1を介して 該スイッチング素子 1 8のゲートに接铳されている。駆動回路 2 1は制御回路 2 0からの信号を中継する作用を持てばよく、最も簡単には抵抗器 2 1 aにより 構成できる。

制御回路 2 0は、交流入力圧の周期より速い周期でスイッチング素子 1 8を オン ·オフさせるもので、スイッチング素子 1 8のオン期間中に変圧器 1 1の一 次側巻線 1 1 aにパルス状に流が流れる。このスイッチング素子 1 8のオン期 間中には、インダクタ 1 6に流れる電流により該インダクタ 1 6にェネルギが蓄 積され、この蓄積されたエネルギがスイッチング素子 1 8のオフ期間中にコンデ ンサ 1 9に流れる流となって該コンデンサ 1 9を充¾する。スイッチング素子 1 8のオン期間に、このコンデンサ 1 9が放鼋して変圧器 1 1の一次側巻線 1 1 a (こ电流 ^arfte^ 0

図 1に示す本発明の実施例においては、入力側インダク夕 1 6を^させるた めのチヨッパ回路 3 0が設けられる。このチヨツバ回路 3 0はインダクタ 1 6及 びダイオード 1 7とともに本発明の力率改善回路を構成するもので、入力側イン ダク夕 1 6とダイオード 1 7の間の点と入力側整流回路 2の他方の出力との間に 接銃された第 2のスイッチング素子 3 1を備える。インダクタ 1 6に代えて変圧 器(図示せず)を設けてもょレ、。

スイッチング素子 3 1をオン ·オフ制御するために、前述の制御回路 2 0が駆 動回路 3 3を介して第 2のスイッチング素子 3 1のゲートに接続される。この接 続により、第 2のスイッチング素子 3 1は第 1のスイッチング素子 1 8と同期し てオン ·オフ制御される。駆動回路 2 1の場合と同様に、駆動回路 3 3も制御回 路 2 0からの駆動信号を中継するだけでよく、最も簡単には、抵抗 3 3 aで構成 できる。

スイッチング素子 3 1を備えるチヨツバ回路 3 0と、インダクタ 1 6と、ダイ オード 1 7とからなる力率改善回路には、これに組み合わされる力率改善制御回 路が設けられる。この力率改善制御回路は、スイッチング素子 3 1を流れる電流 を検出する電流検出器 3 2を備える。また、力率改善制御回路を構成するため、 第 2のスイッチング素子 3 1のゲートには、該スイッチング素子 3 1をオフにす るための通常伏態で開のスィツチ 3 4が接筏される。スィッチ 3 4を制御するた めに比較器 3 5が設けられる。この比較器 3 5の負端子には基準髦圧回路 3 6か らの基準鼋 Eが与えられ、正端子には ¾流検出器 3 2からの ¾流信号が抵抗器 3 8を介して与えられる。比較器 3 5は ¾流検出器 3 2からの S流信号圧が基 準電圧より高くなつたとき、ハイ出力を発生し、このハイ出力がスィッチ 3 4を オン状態にする。

したがって、この実施例の回路においては、スイッチング素子 1 8、 3 1が共 にオンの状態にあり、インダクタ 1 6が第 2のスイッチング素子 3 1を介して短 絡されているとき、第 2のスイッチング素子 3 1を流れる流が比較器 3 5の基 準電圧で定まる所定値を越えるとスィッチ 3 4がオンになり、第 2のスィッチン グ素子 3 1をオフにする。その結果、第 1のスイッチング素子 1 8のオン状態が 統いても、第 2のスイッチング素子 3 1がオフになるため、インダクタ 1 6に蓄 積されるエネルギが制限され、統く第 1のスイッチング素子 1 8のオフ期間にコ ンデンサ 1 9に充電されるエネルギが制限されることになる。

比較器 3 5には、出力端子と正側入力端子との間に正帰還抵抗 3 7が接統され ており、出力端子にハイ信号が現れると正側入力端子に正帰還がかかり、比較器 3 5の出力がハイに保持される。比較器 3 5の正側入力端子は、順方向が制御回 路 2 0に向いたダイォード 3 7 aを介して制御回路 2 0の出力端子に接镜されて いる。したがって、制御回路 2 0の出力が低レベルになると、比較器 3 5の正側 入力端子の信号レベルがローになり、比較器 3 5の出力はローにリセッ卜される ことになる。

図 1に示す本発明の実施例は、スィッチ 3 4がオンになるときの第 2のスィッ チング素子 3 1の電流値、すなわち前述の所定値をコンデンサ 1 9の ¾圧に応じ て変化させるための回路を備える。この回路は、コンデンサ 1 9の鼋圧信号をバ ィァス値として S流検出器 3 2からの S流信号に加えるもので、コンデンサ 1 9 の正側電極を抵抗器 3 9を介して比較器 3 5の正端子に接铙する回路として構成 される。

以上述べたスィッチング電源装置の作動を図 2の図表を参照して以下に説明す る。図 2 (a) の実線 aは、入力交流 ¾圧を半波分だけ示すもので、入力交流鼋圧 は正弦波状に変化する。制御回路 2 0によりスイッチング素子 1 8、 3 1が入力 交流電圧の眉期より速い周期でオン ·オフ制御されると、入力 S流は図 2 (a) に 点線 bで示すような連続する 3角波となり、この 3角波のビーク値は入力交流 « 圧の正弦波伏の変化に対応して変化する。この 3角波を交流フィル夕 3と平滑コ ンデンサ 5で平滑化すると、入力交流 S流は図 2 (a) に一点 imicで示すように ほぼ正弦波状になり、力率が大幅に向上する。

スイッチング素子 1 8 , 3 1のオン期間にインダクタ 1 6に流れる S流により 該インダクタ 1 6にエネルギが蓄積される。統くスイッチング素子 1 8、 3 1の オフ期間には、インダクタ 1 6に蓄積されたエネルギがダイオード 1 7を通る充 電回路を経て入力側コンデンサ〗 9に流れ、該コンデンサ 1 9を充する。この 入力側コンデンサ 1 9に充籩されたエネルギは、次のスイッチング素子 1 8のォ ン期間に変圧器 1 1の一次側巻線 1 1 a及びスイッチング素子 1 8をて放 Sさ れる。図 2 (c) にスイッチング素子 1 8の髦流波形を示す。

前述のように、スイッチング素子 3 1は、スイッチング素子 1 8と同期して、 同一のタイミングでオン .オフ制御される。スイッチング素子 3 1のオン期間中 は、該スイッチング素子 3 1に流れる ¾流が電流検出器 3 2により常時検出され る。この蕙流検出器 3 2の検出値は比較器 3 5の正側端子に入力され、基準圧 回路 3 6からの基準電圧と比較される。たとえば入力電圧の上昇などの原因でス イッチング素子 3 1の電流が基準鼋圧回路 3 6からの基準電圧により定まる所定 値を越えると、比較器 3 5に出力が発生し、スィッチ 3 4がオンになり、スイツ チング素子 3 1をオフにする。この回路では、正帰還抵抗 3 7により制御回路 2 0からスイッチング素子 1 8、 3 1をオンにする駆動信号が出力されている間は 比較器 3 5の出力をハイに保つ。勦信号がなくなると、次の駆動信号までの間 に比較器 3 5の出力がローにリセッ卜される。

スイッチング素子 3 1がオフになると、インダクタ 1 6の短絡回路が遮断され るため、インダクタ 1 6にはそれ以上エネルギが蓄積されなくなる。その結果、 入力電流波形は図 2 (b) に示すように頭が切れた形になる。

この点を図 2 (c) (d) について説明すると、図 2 (c) に示す波形は、スィッチ ング素子 1 8のオン期間にコンデンサ 1 9の放電により生じる電流パルスを示す もので、スイッチング素子 1 8のオンと同時に立ち上がり、オフで立ち下がる。 図 2 (d) はスイッチング素子 3 1の ¾流波形を示すもので、コンデンサ 1 9の放 電 流の立ち上がりに同期して立ち上がるパルス状になる。

図 2 (d) において、パルス P1から P4までは、パルス輻がスイッチング素子 1 8 の電流パルスと同一である。パルス P5は、スイッチング素子 3 1の電流が所定値 を越え始めたときのもので、立ち上がりの時期はスイッチング素子 1 8の電流パ ルスと同期しているが、パルスの終期がタイミング T1だけスイッチング素子 1 8 の電流パルスより早くなる。铙くパルス P6は、スイッチング素子 1 8の鼋流パル スと同期したタイミングで立ち上がり、タイミング T1より大きいタイミング T2だ けスイッチング素子 1 8の鼋流パルスより早く終わる。同様に、タイミング T3、 Τ4に示すように、その後のパルス Ρ7、 Ρ8と梡くにつれて、スイッチング素子 3 1 の電流パルスの終期はスイッチング素子 1 8の流パルスより早くなる。その結

果、スイッチング素子 3 1の «流バルスのピーク値は入力 WEの上昇にも拘わら ずほぼ一定に維持され、この電流パルスを平滑化した入力電流は、図 2 (b) に示 すような波形になる。したがって、インダクタ 1 6に蓄»されるエネルギが制限 され、コンデンサ 1 9の過大な充電が防止される。

図 1の実施例では、入力側コンデンサ 1 9の充鼋慝圧がバイアス圧としてス イッチング素子 3 1の流信号に加えられる。この場合には、バイアス鼋圧の分 だけ早いタイミングでスィッチ 3 4がオンになる。したがって、このバイアス電 圧は、スィッチ 3 4がオンになるときのスイッチング素子 3 1の鼋流値について の前述した所定値を変更する作用をもたらす。

なお、本発明においては、図 1に点線で示すように、入力側整流回路 2の電圧 を検出する ¾E検出器 4 0を設け、この検出された信号をバイアス値として 比較器 3 5の正側端子に加えてもよい。この圧検出器 4 0からの圧信号は、 コンデンサ 1 9からの電圧信号に代えて、あるいは該圧信号に加えて印加する ことができる。

圧検出器 4 0を設けない前述の実施例では、制御回路の遅れがあると、入力 鼋圧が高くなつたとき、入力電流波形が図 3 (a) に示すように中央部で突出した 形になることがある。図 1に示す装 fiでは、 ¾圧検出器 4 0を設けて、入力電圧 に応じたバイアスを比較器 3 5に印加することにより、入力鼋圧が高いほどスィ ツチング素子 3 1がオフになる S流値を小さくすることができ、整流回路 2から の入力 S流を図 3 (b) のように頂部が丸まった形状にすることができる。

図 4は本発明のさらに別の実施例を示すもので、対応する部分は先の実施例に おけると同一の符号を付して示し、詳細な説明は省略する。先の実施例では、第 2のスィツチング素子 3 1をオン ·オフ制御する ¾動信号をスィツチング素子 1 8と同じ制御回路 2 0から得ていたが、本実施例では、制御回路 2 0とは別の 発振器 4 1が設けられ、該発振器 4 1の出力が駆動回路 4 2を経てスイッチング 素子 3 1をオン ·オフ作動させる。発振器 4 1と駆動回路 4 2を含む制御回路

4 3として、 ¾源装 isに一般に使用されている制御用 I c、たとえば日本気株 式会社により製造販売されている/ i P C 1 0 9 4ゃュニトロ一ド社により製造販 売されている U C 3 8 4 2などを使用することができる。

これらの制御用 I Cは、発振器 4 1の出力パルスに基づき駆動回路 4 2で駆動 信号を形成し、スイッチング素子 3 1に与える機能を持つ。制卸回路 4 3に適当 な抵抗及びコンデンサを外付けすることにより、発振周及び ¾K信号の持統 時間を所望のように定めることができる。本実施例の回路では、入力電圧が低い とき、この駆動回路 4 2の駆動信号によりスイッチング素子のオン時間を定める ことができる。その他の作動は先の実施例におけると同様である。

本発明のスイッチング電源装 Sにおける入力側コンデンサの鼋圧変動を従来の ディザ一方式の電源装置のものと対比すると図 5に示すようになる。図 5におい て、実線は、図 1に示す装置の入力髦圧検出器 4 0を備えない例について、入力 電圧を 8 0 Vと 2 6 4 Vとして、入力側コンデンサの電圧と出力力との閩係を 求めたものである。また、点線は、従来のディザ一方式の装置において入力圧 を 8 0 Vと 1 3 5 Vの場合について同様な関係を求めた結果を示す。いずれの場 合も、スイッチング素子のオン 'オフ制御の周波数を 1 2 0 kHz とした。

図 5から明らかなように、本発明の実施例では、入力 g圧が 8 0 Vから 2 6 4 Vまで変化しても入力側コンデンサの電圧には問題となるような変動は生じない が、従来の装置では、入力鼋圧 8 0 Vのみについても出力力の変動に伴って入 力側コンデンサの圧に大きな変動を生じることが認められる。そして、従来の 装置では、入力電圧 1 3 5 Vの場合、出力 ¾力の変動に伴う入力側コンデンサの 鼋圧変動が大き過ぎるため、出力電力が低 t、範囲では測定が不能であつた。 以上述べたように、本発明のスイッチング ¾源装 fiにおいては、人力側の整流 回路と出力側のコンバ一夕との間に配置したィンダクタを短絡する第 2のスィッ チング素子を設け、このスィッチング素子の流を検出して、該流が所定値を 越えたとき、該第 2のスイッチング素子をオフにするので、インダクタに蓄積さ れるエネルギを制限することができ、入力側コンデンサの充罨電圧が高まり過ぎ るのを防止することができる。したがって、入力電圧の変動がある場合や負荷の 変動がある場合にも、支障なく使用することができる。

さらに、第 2のスィツチング素子がオフにされるときの第 2のスイッチング素 子の電流の値、すなわち上述の所定値を入力側コンデンサの鬈圧又は入力電圧に 応じて変化させることにより、一層確実な制御を達成することができる。

以上の実施例において、第 2のスイッチング素子 3 1を備えるチヨッパ回路 3 0と、インダクタ 1 6と、ダイオード 1 7とからなる力率改善回路は、スイツ チング S濛装置の定格 S力により異なる定格の部品を使用することが必要になる。 また、この力率改善回路は、比較的大きい部品を使用して形成される。したがつ て、力率改善回路は、スイッチング源装置に予め組み込んで形成しておくこと が便利である。

これに対して、力率改善制御回路は、 ¾源装 Sの定格に影響される割合が少な く、比較的小さい部品により形成できる。したがって、力率改善制御回路を鼋源 装 Sとは別のュニットとして形成し、 ¾源装 fiの力率改善回路に接統するように 構成することが好ましい。図 6 (a) は、ュニットとして形成した力率改善制御回 路の構造を示すものである。この実施例では、図 1に一点鎖棣 Aで囲って示す部 分を力率改善制御回路として基板 S上に装着する。すなわち、第 2のスィッチン グ素子 3 1の S流を検出する S流検出器 3 2、比較器 3 5、基準電圧回路 3 6、 スィッチ 3 4及び S圧検出器 4 0を設ける場合には該 S圧検出器 4 0を、カ率改 善制御回路の構成部品として基板 S上に装着し、抵抗 3 7、 3 8、 3 9等を使用 して図 1の接挠を行なう。外部との接按部は、複数の端子 Tとして基板上に並べ て配 Sする。この場合、図示するように、端子 Tは基板 Sの一つの縁に沿って列 状に配 することが好ましい。このように基板 S上に形成した力率改善制御回路 をブラスチック等のケースに収めて図 6 (b) のュニット Uを形成する。

このュニット Uを、装置の他の部品を装着した主基板 P上に端子 Tにより 接挠して力率が改善されたスイッチング S源装匱を得ることができる。ュニット Uが寸法的に大きくなり過ぎる場合には、上述した力率改善制御回路の構成部品 の一部を基板 Sではなく、主基板 P上に配匱してもよい。たとえば、電流検出器 3 2を主基板 P上に配匱し、比較器 3 5とスィツチ 3 4を基板 Sに配置してュニ ット Uとすることができる。また、他の構成として、比較器 3 5又はスィッチ 3 4のいずれか、又は両方を主基板 P上に配置し、残りの構成部品を基板 S上に 配置してユニット Uを形成してもよい。したがって、図 6に示す本発明は、電流 検出器 3 2、比較器 3 5又はスィッチ 3 4のいずれか一つ又は二つ、或いは全部 を基板 S上に配 Sしてユニット化することが基本概念である。

以上、本発明を特定の実施例について図示し説明したが、本発明は、図示した 構造や配 fiの詳細に限定されるものではなく、幾多の変更が可能である。