WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1996007238) HIGH SPEED DIGITAL BUFFER, DRIVER OR LEVEL SHIFTER CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1996/007238    International Application No.:    PCT/US1995/009993
Publication Date: 07.03.1996 International Filing Date: 07.08.1995
Chapter 2 Demand Filed:    13.03.1996    
IPC:
H03K 5/153 (2006.01), H03K 19/00 (2006.01), H03K 19/017 (2006.01), H03K 19/0185 (2006.01)
Applicants: KAPLINSKY, Cecil, H. [US/US]; (US)
Inventors: KAPLINSKY, Cecil, H.; (US)
Agent: SCHNECK, Thomas; Schneck & McHugh, P.O. Box 2-E, San Jose, CA 95109-0005 (US)
Priority Data:
297,641 29.08.1994 US
Title (EN) HIGH SPEED DIGITAL BUFFER, DRIVER OR LEVEL SHIFTER CIRCUIT
(FR) CIRCUIT NUMERIQUE RAPIDE TAMPON, D'ATTAQUE ET DECALEUR DE NIVEAU
Abstract: front page image
(EN)A buffer, driver, or level-shifting circuit having an input (IN) connected to signal inputs (51, 53) of a pair of comparators (41, 43) and an output (OUT) connected between a pair of pull-up and pull-down transistors (45, 47) controlled by the comparators. A first reference voltage applied to the reference input (55) of the comparator (41) controlling the pull-up transistor (45) is selected to be less than the nominal transition point of the circuit, while a second reference voltage applied to the reference input (53) of the comparator (43) controlling the pull-down transistor (47) is selected to be greater than the nominal transition point of the circuit, thereby allowing the circuit to recognize the beginning of the signal transitions on its input sooner.
(FR)Circuit tampon, d'attaque et décaleur de niveau présentant une entrée (IN) reliée aux entrées de signaux (51, 53) d'une paire de comparateurs (41, 43) et une sortie (OUT) située entre une paire de transistors élévateur et abaisseur (45, 47), commandés par les comparateurs. Une première tension de référence appliquée à l'entrée de référence (55) du comparateur (41) commandant le transistor élévateur (45) est choisie inférieure au point nominal de transition du circuit, tandis qu'une deuxième tension de référence (53) appliquée à l'entrée de référence (53) du comparateur (43) commandant le transistor abaisseur (47) est choisie supérieure au point nominal de transition du circuit, ce qui permet au circuit de reconnaître plus vite le début du signal de transition appliqué à son entrée.
Designated States: JP.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)