WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1996007182) SEMICONDUCTOR MEMORY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1996/007182    International Application No.:    PCT/JP1995/001711
Publication Date: 07.03.1996 International Filing Date: 29.08.1995
IPC:
G11C 8/08 (2006.01)
Applicants: OKI ELECTRIC INDUSTRY CO., LTD. [JP/JP]; 7-12, Toranomon 1-chome, Minato-ku, Tokyo 105 (JP) (For All Designated States Except US).
KAI, Nobuhiro [JP/JP]; (JP) (For US Only).
KOKUBUN, Hitoshi [JP/JP]; (JP) (For US Only)
Inventors: KAI, Nobuhiro; (JP).
KOKUBUN, Hitoshi; (JP)
Agent: OHNISHI, Kenji; Oki Electric Industry Co., Ltd., 10-3, Shibaura 4-chome, Minato-ku, Tokyo 108 (JP)
Priority Data:
6/206545 31.08.1994 JP
Title (EN) SEMICONDUCTOR MEMORY DEVICE
(FR) DISPOSITIF DE MEMOIRE A SEMI-CONDUCTEURS
Abstract: front page image
(EN)A semiconductor memory device is constituted so that the logic levels at both ends (nodes n1 and n2) of an NMOS transistor connected to a word line can be the same potential during standby time in accordance with the logic level of a chip enable signal. Even if the memory circuit comprises MOS transistors of reduced gate length to increase its capacity, the leakage of current during a chip standby time can be prevented.
(FR)Un dispositif de mémoire à semi-conducteurs est réalisé de manière à ce que les niveaux logiques aux deux extrémités (n÷uds n1 et n2) d'un transistor NMOS connecté à une ligne de mot puissent être au même potentiel durant la période d'attente, lequel dépend du niveau logique du signal de validation de la microplaquette. On peut éviter les courants de fuite lorsque la microplaquette est en attente, même dans le cas d'un circuit de mémoire comprenant des transistors MOS ayant une longueur de grille diminuée pour augmenter sa capacité.
Designated States: FI, JP, KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)