Processing

Please wait...

Settings

Settings

Goto Application

1. WO1996004714 - LEVEL CONVERTING CIRCUIT

Note: Text based on automatic Optical Character Recognition processes. Please use the PDF version for legal matters

[ JA ]

請 求 の 範 囲

1 . G T Lインタフェースレベルの信号を取込むための ρチャンネル型 電界効果トランジスタと、この ρチャンネル型電界効果トランジスタの 後段に配置された η ρ η型バイポーラトランジスタとを舍み、前記チャ ンネル型電界効果トランジスタのソース電極と前記 η ρ η型バイポーラ トランジスタのコレクタ電極とが結合されてレベル変換出カノ一ドが形 成され、前記 ρチャンネル型電界効果トランジスタのドレイン電極と前 記 π ρ η型バイポーラトランジスタのベース電極とが結合されて成るレ ベル変換回路。

2 . ゲート電極が前記 ρチヤンネル型電界効果卜ランジスタのゲ一ト電 極に結合されると共に、ドレイン電極が前記 π ρ η型バイポーラトラン ジスタのベース電極に結合され、当該 η ρ η型バイポーラトランジスタ のベース電極の電荷を引抜き可能にされた ηチャンネル型電界効果トラ ンジスタを設けて成る請求の範囲第 1項記載のレベル変換回路。

3 . 前記 ρチャンネル型電界効果トランジスタに並列接続されると共に、 ゲート電極が当該 ρチャンネル型電界効果トランジスタのゲート電極に 接続されて、前記レベル変換出カノ一ドの電位の上昇を制限するための ηチャンネル型電界効果トランジスタを設けて成る請求の範囲第 1項記 載のレベル変換回路。

4 . 前記レベル変換出力ノードと髙電位側電源との間に定電流源を設け て成る請求の範囲第 1項記載のレベル変換回路。

5 . 前記 η ρ η型バイポーラトランジスタのエミッタ電極と低電位側電 源との閒に定電流源を設けて成る請求の範囲第 1項記載のレベル変換回 路。

6. G T Lインタフェースレベルの信号を取込むための第 1変換回路と、 この G T Lインタフェースレベル信号の論理値判別のための基準電圧を 取込むための第 2変換回路とを舍み、この第 1変換回路、及び第 2変換 回路を介して外部信号を取込むように構成された入力バッファ回路であつ て、前記第 1変換回路は、 G T Lインタフヱースレベルの信号を取込む ための pチャンネル型電界効果トランジスタと、この pチャンネル型電 界効果トランジスタの後段に配置された n p n型バイポーラ卜ランジス タとを舍み、前記 pチャンネル型電界効果トランジスタのソース電極と 前記 n p n型バイポーラトランジスタのコレクタ電極とが結合されてレ ベル変換出力ノードが形成され、前記 pチャンネル型電界効果トランジ スタのドレイン電極と前記 n p π型バイポーラトランジスタのベース電 極とが結合されて成り、前記第 2変換回路は、前記基準電圧を取込むた めの pチャンネル型電界効果トランジスタと、この pチャンネル型電界 効果トランジスタの後段に配置された n p n型バイポーラトランジスタ とを含み、前記 Pチャンネル型電界効果トランジスタのソース電極と前 記 n p n型バイポーラトランジスタのコレクタ電極とが結合されてレべ ル変換出力ノードが形成され、前記 pチャンネル型電界効果トランジス タのドレイン電極と前記 n p n型バイポーラトランジスタのベース電極 とが結合されて、成るものである入力バッファ回路。

7 . 前記第 1変換回路及び第 2変換回路の夫々において、ゲート電極が 前記 pチャンネル型電界効果トランジスタのート電極に結合されると 共に、ドレイン電極が前記 n p n型バイポーラトランジスタのベース電 極に結合され、当該 n p n型バイポーラトランジスタのベース電極の電 荷を引抜き可能にされた nチャンネル型電界効果トランジスタを設けて 成る請求の範囲第 6項記載の入カバッファ回路。

8 . 前記第 1変換回路及び第 2変換回路の夫々において、前記 Pチャン ネル型電界効果トランジスタに並列接続されると共に、ゲー卜電極が当 該 pチャンネル型電界効果トランジスタのゲート電極に接続されて、前 記レベル変換出カノ一ドの電位の上昇を制限するための nチヤンネル型 電界効果トランジスタを設けて成る請求の範囲第 6項記載の入カバッファ 回路。

9 . 前記第 1変換回路及び第 2変換回路の夫々において、前記レベル変 換出カノ一ドと高電位側電源との間に定電流源を設けて成る請求の範囲 第 6項記載の入カバッファ回路。

1 0 . 前記第 1変換回路及び第 2変換回路の夫々において、前記 η ρ π 型バイポーラトランジスタのエミッタ電極と低電位側電源との間に定電 流源を設けて成る請求の範囲第 6項記載の入カバッファ回路。

1 1 . 前記第 1変換回路の出力信号と前記第 2変換回路の出力信号との レベル差を増幅する差動アンプ回路を設けて成る請求の範囲第 6項記載 の入力バッファ回路。

1 2 . 請求の範囲第 1 1項記載の入力バッファ回路と、当該入力バッファ 回路に舍まれる前記差動アンプ回路の出力を利用した処理を行う論理回 路とが一つの半導体基板に形成されて成る半導体集積回路。

1 3 . 前記入力バッファ回路に舍まれる前記第 1変換回路及び第 2変換 回路の夫々において、ゲー卜電極が前記 ρチャンネル型電界効果トラン ジスタのゲ一ト電極に結合されると共に、ドレイン電極が前記 η ρ η型 バイポーラトランジスタのベース電極に結合され、当該 η ρ η型バイポ ーラトランジスタのベース電極の電荷を引抜き可能にされた ηチャンネ ル型電界効果トランジスタを設けて成る請求の範囲第 1 2項記載の半導 体集積回路。

1 4 . 前記入力バッファ回路に舍まれる前記第 1変換回路及び第 2変換 回路の夫々において、前記 ρチャンネル型電界効果トランジスタに並列 接続されると共に、ゲート電極が当該 Ρチャンネル型電界効果トランジ スタのゲート電極に接続されて、前記レベル変換出カノ一ドの電位の上 昇を制限するための nチャンネル型電界効果トランジスタを設けて成る 請求の範囲第 1 2項記載の半導体集積回路。

1 5 . 前記入力バッファ回路に含まれる前記第 1変換回路及び第 2変換 回路の夫々において、前記レベル変換出カノ一ドと髙電位側電源との間 に定電流源を設けて成る請求の範囲第 1 2項記載の半導体集積回路。

1 6 . 前記入力バッファ回路に舍まれる前記第 1変換回路及び第 2変換 回路の夫々において、前記 n p n型バイポーラトランジスタのエミッタ 電極と低電位側電源との閒に定電流源を設けて成る請求の範囲第 1 2項 記載の半導体集積回路。