WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1996004712) TUNING AMPLIFIER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1996/004712    International Application No.:    PCT/JP1995/001526
Publication Date: 15.02.1996 International Filing Date: 01.08.1995
Chapter 2 Demand Filed:    10.08.1995    
IPC:
H03B 5/20 (2006.01)
Applicants: IKEDA, Takeshi [JP/JP]; (JP).
OHE, Tadataka [JP/JP]; (JP) (For US Only).
NAKANISHI, Tsutomu [JP/JP]; (JP) (For US Only)
Inventors: IKEDA, Takeshi; (JP).
OHE, Tadataka; (JP).
NAKANISHI, Tsutomu; (JP)
Agent: YEN, Masaaki; 2-41, Hiyakunincho 2-chome, Shinjuku-ku, Tokyo 169 (JP)
Priority Data:
6/203072 05.08.1994 JP
6/305741 16.11.1994 JP
7/27207 24.01.1995 JP
7/97487 31.03.1995 JP
7/97488 31.03.1995 JP
7/132622 08.05.1995 JP
7/138889 15.05.1995 JP
Title (EN) TUNING AMPLIFIER
(FR) AMPLIFICATEUR D'ACCORD
Abstract: front page image
(EN)A tuning amplifier which can be easily formed in an integrated circuit and whose tuning frequency and maximum damping quantity can be independently adjusted. The amplifier comprises two phase shifters (10C and 30C), each including an operational amplifier with its inverting input terminal connected with a resistor, a series circuit of a capacitor and a variable resistor across which an input signal voltage is applied, and a resistor for feeding back the output of the operational amplifier to the inverting input terminal; and an addition circuit including a feedback resistor (70) and an input resistor (90) to combine the output signal from the phase shift circuit (30C) of the post stage with the input signal to the input terminal (90) in a predetermined proportion.
(FR)Amplificateur d'accord pouvant être constitué par un circuit intégré et dont la fréquence d'accord et la quantité d'amortissement maximum peuvent être réglées de façon indépendante. L'amplificateur comprend deux circuits déphaseurs (10C) et (30C) comportant chacun un amplificateur opérationnel, dont la borne d'entrée inverseuse est couplée à une résistance, un circuit série composé d'un condensateur et d'une résistance variable à laquelle s'applique une tension de signal d'entrée, ainsi qu'une résistance servant à effectuer le retour de la sortie de l'amplificateur opérationnel vers la borne d'entrée inverseuse. L'amplificateur comprend également un additionneur comportant une résistance de contre-réaction (70) et une résistance d'entrée (90), afin de combiner le signal de sortie du circuit déphaseur (30C) après l'étage avec le signal d'entrée vers la borne d'entrée (90) selon un rapport prédéterminé.
Designated States: AU, CN, KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)