WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1996004608) SYSTEM AND METHOD FOR SIMULATING DISCRETE FUNCTIONS USING ORDERED DECISION ARRAYS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1996/004608    International Application No.:    PCT/US1995/007475
Publication Date: 15.02.1996 International Filing Date: 12.06.1995
Chapter 2 Demand Filed:    22.02.1996    
IPC:
G06F 17/50 (2006.01)
Applicants: CADENCE DESIGN SYSTEMS, INC. [US/US]; 555 River Oaks Parkway, M/S 5B2, San Jose, CA 95134 (US)
Inventors: MCGEER, Patrick, C.; (US).
SALDAHANA, Alexander; (US).
SANGIOVANNI-VINCENTELLI, Alberto; (US)
Agent: MCNELIS, John, T.; Fenwick & West, Suite 600, Two Palo Alto Square, Palo Alto, CA 94306 (US)
Priority Data:
08/284,157 02.08.1994 US
Title (EN) SYSTEM AND METHOD FOR SIMULATING DISCRETE FUNCTIONS USING ORDERED DECISION ARRAYS
(FR) SYSTEME ET METHODE DE SIMULATION DE FONCTIONS DISCRETES METTANT EN O×UVRE DES ENSEMBLES DE DECISIONS ORDONNES
Abstract: front page image
(EN)A system and method increases discrete function simulator performance by creating a data structure that completely and accurately models a system of discrete function elements. A discrete function simulator simulates the system using the data structure. Sequential circuits are converted into blocks of combinational elements having latch variables stored to and read from memory. The simulator performance is dependent upon the number of system inputs and outputs and not on the number of discrete function elements in the circuit being simulated.
(FR)Système et méthode améliorant la simulation de fonctions discrètes par la création d'une structure de données qui reproduit de manière complète et précise un système d'éléments de fonction discrète. Le simulateur de fonctions discrètes simule le système mettant en ÷uvre la structure de données. Les circuits séquentiels sont convertis en blocs d'éléments de combinaison comportant des variables verrous stockées dans une mémoire et lues à partir de cette mémoire. Le fonctionnement du simulateur dépend du nombre d'entrées et de sorties du système et non du nombre d'éléments de fonction discrète dans le circuit faisant l'objet de la simulation.
Designated States: AM, AT, AU, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, ES, FI, GB, GE, HU, IS, JP, KE, KG, KP, KR, KZ, LK, LT, LU, LV, MD, MG, MN, MW, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TT, UA, UG, UZ, VN.
African Regional Intellectual Property Organization (KE, MW, SD, SZ, UG)
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)