WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1996003800) HIGH SPEED SELF-ADJUSTING CLOCK RECOVERY CIRCUIT WITH FREQUENCY DETECTION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1996/003800    International Application No.:    PCT/US1994/008223
Publication Date: 08.02.1996 International Filing Date: 21.07.1994
IPC:
H04L 7/027 (2006.01)
Applicants: THE REGENTS OF THE UNIVERSITY OF CALIFORNIA [US/US]; 22nd floor, 300 Lakeside Drive, Oakland, CA 94612-3550 (US) (For All Designated States Except US).
BUCHWALD, Aaron, W. [US/US]; (US) (For US Only)
Inventors: BUCHWALD, Aaron, W.; (US)
Agent: DAWES, Daniel, L.; 5252 Kenilworth Drive, Huntington Beach, CA 92649 (US)
Priority Data:
Title (EN) HIGH SPEED SELF-ADJUSTING CLOCK RECOVERY CIRCUIT WITH FREQUENCY DETECTION
(FR) CIRCUIT D'EXTRACTION DE SIGNAL D'HORLOGE AUTOREGLABLE, HAUTE VITESSE, A DETECTION DE FREQUENCE
Abstract: front page image
(EN)A clock recovery circuit based upon an early-late gate approach is applied to high speed serial communication links using NRZ data. The circuit has no systematic phase offset and therefore requires no external phase adjustment circuits or mechanisms. The circuit is used in high speed integrated receivers for applications including fiber optics, disk-drive read/write electronics, mobile communications and high rate twisted pair data transmission in multimedia systems. Quadrature samples (50) are obtained and held which follow the shape of the NRZ data transition as a function of phase offset. The data signal is passed through the limiter (52) giving rise to a sawtooth shaped phase error signal. A derivative of the error function is taken to provide a frequency error signal to provide for frequency detection and assistance in frequency acquisition of the phase lock loop circuit (54, 58, and 60) generating the recovered clock signal (Clock) from a variably controlled oscillator (60).
(FR)Un circuit d'extraction de signal d'horloge fonctionnant selon le principe de la porte à anticipation-retard est appliqué à des liaisons de télécommunications série rapides au moyen de données de non retour à zéro (NRZ). Le circuit n'a pas de déphasage systématique et n'a donc pas besoin de circuits ou mécanismes externes de rephasage. Le circuit est utilisé dans des récepteurs intégrés haute vitesse pour des applications telles que les fibres optiques, les logiques lecture/écriture de mémoire à disques, les systèmes de communications mobiles et la transmission haute vitesse de données par paires torsadées dans des systèmes multimédia. On obtient et on conserve des échantillons en quadrature (50) qui prennent un profil de la transition de données NRZ en fonction du déphasage. Le passage du signal de données dans le limiteur (52) génère un signal d'erreur de phase en dents de scie. La dérivée de la fonction d'erreur extraite produit un signal d'erreur de fréquence permettant la détection de fréquence et l'assistance à l'acquisition de fréquence du circuit à boucle à verrouillage de phase (54, 58 et 60) générant le signal d'horloge extrait (Synchro) à partir d'un oscillateur à commande variable (60).
Designated States: CA, US.
Publication Language: English (EN)
Filing Language: English (EN)