WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1996002845) METHODS AND APPARATUS FOR TEST AND BURN-IN OF INTEGRATED CIRCUIT DEVICES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1996/002845    International Application No.:    PCT/US1995/008852
Publication Date: 01.02.1996 International Filing Date: 18.07.1995
Chapter 2 Demand Filed:    12.02.1996    
IPC:
G01R 31/28 (2006.01)
Applicants: LIANG, Louis, H. [US/US]; (US)
Inventors: LIANG, Louis, H.; (US)
Agent: TOWU, Theodore, R.; RR 1 Box 1060, Birch Ridge Road, Westford, VT 05494 (US)
Priority Data:
08/277,223 19.07.1994 US
Title (EN) METHODS AND APPARATUS FOR TEST AND BURN-IN OF INTEGRATED CIRCUIT DEVICES
(FR) PROCEDES ET APPAREIL POUR ESSAIS DE VIEILLISSEMENT ARTIFICIEL DE DISPOSITIFS A CIRCUITS INTEGRES
Abstract: front page image
(EN)Methods and specially adapted reusable test carriers provide for burn-in test of semiconductor integrated circuit devices. Methods for temporary flip-chip mounting of IC wafers or dice use a hierarchy of solder melting points in combination with improved reusable carrier substrate (210). IC chip wafers having high-melting-temperature flip-chip terminals are coated with a predetermined volume (less than 10 %) of a sacrificial solder having a significantly lower melting temperature. A preferred reusable carrier consists of separable parts: a substrate (210) customized to carry specific dice for burn-in, and a 'universal' carrier package (230) adapted to fit standard test sockets. After burn-in testing, known good dice are removed by a low-temperature reflow and attached to permanent package substrates by conventional high-temperature reflow. A carrier substrate (210) similar to the preferred separable structure is specially adapted for testing and/or permanent packaging of IC chips which utilize wire-bond connections (290).
(FR)L'invention concerne des procédés et des supports d'essais réutilisables particulièrement adaptés pour des essais de vieillissement artificiel de dispositifs à circuits intégrés à semi-conducteur. Des procédés pour assurer le montage temporaire par bosses soudées de plaquettes ou de puces à circuits intégrés utilisent une hiérarchie de points de fusion de soudure combinés à un substrat formant support réutilisable amélioré (210). Des plaquettes de puces à circuits intégrés présentant des bornes de puces à bosses à température de fusion élevée sont revêtues d'un volume prédéterminé (moins de 10 %) d'une soudure consommable dont la température de fusion est significativement inférieure. Un support réutilisable préféré se compose de parties séparables: un substrat (210) adapté pour supporter des puces spécifiques pour le vieillissement artificiel, et un boîtier de support 'universel' (230) adapté pour recevoir des douilles d'essais standards. Après l'essai de vieillissement artificiel, des puces connues sont retirées par une refusion à faible température et fixées à des substrats de boîtiers permanents par une refusion à haute température traditionnelle. Un substrat de support (210) semblable à la structure séparable préférée est particulièrement adapté pour assurer les essais et/ou l'emballage permanent de puces à circuits intégrés qui utilisent des connexions par fils (290).
Designated States: JP.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)