WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1994029903) LATERALLY GRADED EMITTER FOR BIPOLAR TRANSISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1994/029903    International Application No.:    PCT/US1994/006259
Publication Date: 22.12.1994 International Filing Date: 02.06.1994
Chapter 2 Demand Filed:    18.11.1994    
IPC:
H01L 21/8249 (2006.01), H01L 29/08 (2006.01)
Applicants: VLSI TECHNOLOGY, INC. [US/US]; 1109 McKay Drive, San Jose, CA 95131 (US)
Inventors: WEI, Yi-Hen; (US)
Agent: ANDERSON, Clifton, L.; Anderson & Hirsch, Suite 107, 333 Cobalt Way, Sunnyvale, CA 94086 (US)
Priority Data:
08/073,843 07.06.1993 US
Title (EN) LATERALLY GRADED EMITTER FOR BIPOLAR TRANSISTOR
(FR) EMETTEUR A GRADIENT LATERAL POUR TRANSISTOR BIPOLAIRE
Abstract: front page image
(EN)The present invention provides a BiCMOS integrated circuit (100) with bipolar (110), NMOS (112) and PMOS (114) transistors. In a bipolar transistor, an emitter buffer (164) is provided to minimize a hot carrier effect. The emitter buffer is implanted using the same mask used for a base link (146). However, the n-type dopant is implanted using a large angle, while the p-type dopant is implanted using a normal implant. A 'base' oxide (170) is grown over the implant region. This oxide ultimate isolates the emitter buffer from the polysilicon emitter contact section (160). Local interconnects (180) are formed using a 'split-poly' technique, in which a tungsten silicide cap layer (184) is formed over polysilicon to short pn junctions in the interconnect.
(FR)La présente invention concerne un circuit intégré (100) en technologie BiCMOS comportant des transistors bipolaires (110), des transistors NMOS (112) et PMOS (114). Le transistor bipolaire intègre un tampon émetteur (164) minimisant l'effet de porteur chaud. Le tampon émetteur est implanté au moyen du même masque que la liaison base (146). Toutefois, le dopant de type n est un implant à grand angle, alors que le dopant de type p est implanté au moyen d'un implant normal. Un oxyde 'base' (170) est tiré par dessus la région de l'implant. Cet oxyde isole le tampon émetteur de la section de contact polysilicone (160) de l'émetteur. Les interconnexions locales (180) sont réalisées en technologie dite 'split-poly', c'est-à-dire qu'une couche de siliciure de tungstène (184) déposée sur le polysilicone court-circuite les jonctions pn de l'interconnexion.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)