WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1994028553) METHOD AND APPARATUS FOR IMPLEMENTING REFRESH IN A SYNCHRONOUS DRAM SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1994/028553    International Application No.:    PCT/US1994/005827
Publication Date: 08.12.1994 International Filing Date: 24.05.1994
Chapter 2 Demand Filed:    16.12.1994    
IPC:
G11C 11/406 (2006.01)
Applicants: RAMBUS, INC. [US/US]; 2465 Latham Street, Mountain View, CA 94040 (US)
Inventors: WARE, Frederick, A.; (US).
GASBARRO, James, A.; (US).
DILLON, John, B.; (US).
FARMWALD, Michael, P.; (US).
HOROWITZ, Mark, A.; (US).
GRIFFIN, Matthew, M.; (US)
Agent: VINCENT, Lester, J.; Blakely, Sokoloff, Taylor & Zafman, 7th floor, 12400 Wilshire Boulevard, Los Angeles, CA 90026 (US)
Priority Data:
08/068,758 28.05.1993 US
Title (EN) METHOD AND APPARATUS FOR IMPLEMENTING REFRESH IN A SYNCHRONOUS DRAM SYSTEM
(FR) PROCEDE ET APPAREIL DE REGENERATION DANS UN SYSTEME A MEMOIRE RAM DYNAMIQUE SYNCHRONE
Abstract: front page image
(EN)A synchronous DRAM system with internal refresh is controlled by a refresh signal issued by an oscillator or memory controller coupled to the DRAM. By locating the oscillator on the processor or memory controller better control of the frequency of refresh is achieved, particularly, as the signal can be derived from a crystal which is not sensitive to variations in operating conditions. The oscillator drives a refresh signal on a bus or signal line to the DRAM, such that the refresh address counter is incremented and the row identified by the refresh address counter is refreshed.
(FR)Un système de mémoire RAM dynamique synchrone à régénération interne est commandé par un signal de régénération émis par un oscillateur ou un contrôleur de mémoire couplé à la mémoire RAM dynamique. Le fait de placer l'oscillateur sur le contrôleur de processeur ou de mémoire permet d'obtenir une meilleure maîtrise de la séquence de régénération, notamment lorsque le signal peut être dérivé d'un cristal insensible aux variations des conditions de fonctionnement. L'oscillateur conduit un signal de régénération sur une ligne de bus ou de signal jusqu'à la mémoire RAM dynamique, de sorte que le compteur d'adresse de régénération est augmenté et que la rangée identifiée par le compteur d'adresse de régénération est régénérée.
Designated States: AT, AU, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, ES, FI, GB, GE, HU, JP, KG, KP, KR, KZ, LK, LU, LV, MD, MG, MN, MW, NL, NO, NZ, PL, PT, RO, RU, SD, SE, SI, SK, TJ, TT, UA, UZ, VN.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)