WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1994026034) PROCESS FOR COMPENSATING COMPONENT TOLERANCES IN ANALOG-DIGITAL CONVERTERS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1994/026034    International Application No.:    PCT/DE1994/000408
Publication Date: 10.11.1994 International Filing Date: 13.04.1994
Chapter 2 Demand Filed:    07.09.1994    
IPC:
H03M 1/10 (2006.01), H03M 1/46 (2006.01), H03M 1/80 (2006.01)
Applicants: ROBERT BOSCH GMBH [DE/DE]; Postfach 30 02 20, D-70442 Stuttgart (DE) (For All Designated States Except US).
TENTEN, Wilfried [DE/DE]; (DE) (For US Only).
BOEHL, Eberhard [DE/DE]; (DE) (For US Only).
GANGEI, Arnd [DE/DE]; (DE) (For US Only)
Inventors: TENTEN, Wilfried; (DE).
BOEHL, Eberhard; (DE).
GANGEI, Arnd; (DE)
Priority Data:
P 43 13 745.8 27.04.1993 DE
Title (DE) VERFAHREN ZUR KOMPENSATION VON BAUTEILETOLERANZEN IN ANALOG-DIGITAL-KONVERTERN
(EN) PROCESS FOR COMPENSATING COMPONENT TOLERANCES IN ANALOG-DIGITAL CONVERTERS
(FR) PROCEDE PERMETTANT DE COMPENSER LES TOLERANCES DES COMPOSANTS DANS DES CONVERTISSEURS ANALOGIQUES-NUMERIQUES
Abstract: front page image
(DE)Es wird ein Verfahren zur Kompensation von Bauteiletoleranzen einer Reihe von gleichartigen Bauteilen, insbesondere Kondensatoren (C1a bis C8) in Analog-Digital-Konvertern vorgeschlagen, die an einer gemeinsamen Leitung (16) angeschlossen sind, und deren elektrischer Wert sich jeweils von Bauteil zu Bauteil halbiert, wobei das Bauteil (C1a, C1b) mit dem kleinsten Wert doppelt vorhanden ist. Bei diesem Verfahren wird zunächst an wenigstens eines der Bauteile (C8) ein erstes Potential (Vdd) und an die übrigen Bauteile (C1a bis C7) mit niedrigeren Werten ein zweites Potential (Vss) angelegt. Dann prüft ein Komparator (12), ob an der gemeinsamen Leitung (16) das Mittenpotential (Vm) zwischen den beiden Potentialen (Vdd, Vss) anliegt. Ein zusätzlich an der gemeinsamen Leitung (16) angeschlossenes Korrekturbauteil (Ck) wird dann mit einer veränderbaren Korrekturspannung (Vk) beaufschlagt, die abgeglichen wird, bis der Komparator (12) an der gemeinsamen Leitung (16) das Mittenpotential (Vm) feststellt. Schließlich wird die ermittelte Korrekturspannung (Vm) als Korrekturwert gespeichert. Hierdurch kann jedes dieser Bauteile individuell abgeglichen und Toleranzfehler ausgeglichen werden, wobei jeweils individuelle Nachkalibrierungen möglich sind, die den Wandlerbetrieb des Analog-Digital-Konverters nur sehr kurzzeitig unterbrechen. Die Präzision und Linearität eines mit einem derart abgeglichenen Kondensator-Arrays versehenen Analog-Digital-Konverters ist sehr hoch.
(EN)The proposal is for a process for compensating component tolerances of a series of similar components, especially capacitors (C1a to C8) in analog-digital converters which are connected to a shared line and the electrical value of which is halved from one component to another, in which the lowest-value component (C1a, C1b) is doubled. In this process, a first potential (Vdd) is first applied to at least one of the components (C8) and a second potential (Vss) is applied to the other lower-value components (C1a to C7). A comparator (12) then checks whether the median potential (Vm) between the two potentials (Vdd, Vss) is present on the shared line (16). To a correcting component (Ck) also connected to the shared line (16) is then applied a variable correcting voltage (Vk) which is tuned until the comparator (12) finds the median potential (Vm) on the shared line (16). Finally, the correcting voltage (Vm) so found is stored as a correcting value. It is thus possible to tune each of these components individually and compensate tolerance errors so that individual subsequent calibrations can be made which only very briefly interrupt the conversion operation of the analog-digital converter. The precision and linearity of an analog-digital converter fitted with such a tuned capacitor array are very great.
(FR)L'invention concerne un procédé permettant de compenser des tolérances de composants d'une série de composants du même type, notamment des condensateurs (C1a à C8), dans des convertisseurs analogiques-numériques raccordés à une ligne commune (16) et dont la valeur électrique se divise par moitié de composant en composant. Le composant (C1a, C1b) qui présente la plus petite valeur est présent deux fois. Selon ce procédé, on applique au moins à un des composants (C8) un premier potentiel (Vdd) et un second potentiel (Vss) aux autres composants (C1a à C7) ayant les valeurs les plus basses. Un comparateur (12) vérifie ensuite si le potentiel central (Vm) se trouve entre les deux potentiels (Vdd, Vss) sur la ligne commune (16). On applique une tension de correction (Vk) variable à un composant supplémentaire de correction (Ck) raccordé à la ligne commune (16). Cette tension de correction (Vk) est égalisée jusqu'à ce que le comparateur (12) détermine le potentiel central (Vm) sur la ligne commune (16). La tension de correction (Vm) obtenue est alors mémorisée en tant que valeur de correction. Chacun de ces composants peut par conséquent être égalisé individuellement et les erreurs de tolérance peuvent être compensées. Il est possible de procéder à des ré-étalonnages individuels qui n'interrompent que très brièvement la fonction de conversion du convertisseur analogique-numérique. Les convertisseurs analogiques-numériques munis d'un réseau de condensateurs égalisé de la sorte ont une précision et une linéarité élevées.
Designated States: JP, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)