WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1994016501) SIGMA-DELTA TYPE ANALOGUE-TO-DIGITAL CONVERTER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1994/016501    International Application No.:    PCT/FR1994/000022
Publication Date: 21.07.1994 International Filing Date: 07.01.1994
Chapter 2 Demand Filed:    21.07.1994    
IPC:
H03M 3/02 (2006.01)
Applicants: THOMSON-CSF [FR/FR]; 173, boulevard Haussmann, F-75008 Paris (FR) (For All Designated States Except US).
BENABES, Philippe [FR/FR]; (FR) (For US Only).
BILLET, Daniel [FR/FR]; (FR) (For US Only).
GAUTHIER, Alain [FR/FR]; (FR) (For US Only)
Inventors: BENABES, Philippe; (FR).
BILLET, Daniel; (FR).
GAUTHIER, Alain; (FR)
Common
Representative:
THOMSON-CSF SCPI; B.P 329, F-92402 Courbevoie Cédex (FR)
Priority Data:
93/00351 15.01.1993 FR
Title (EN) SIGMA-DELTA TYPE ANALOGUE-TO-DIGITAL CONVERTER
(FR) CONVERTISSEUR ANALOGIQUE-NUMERIQUE DU TYPE $m(S) $g(D)
Abstract: front page image
(EN)In sigma-delta type baseband converters including two cascade stages, the converter input signal (e1) is applied in parallel to all adders (501, 511, 521) in the first cascade stage, and a resonator (522) is used instead of an integrator in the second cascade stage, whereby noise in the useful band may be reduced and two or more bits may be gained on the useful signal.
(FR)L'invention concerne les convertisseurs du type $m(S) $g(D) en bande de base comprenant deux étages en cascade. Elle consiste d'une part à appliquer le signal d'entrée (e1) de ce convertisseur en parallèle sur tous les sommateurs (501, 511, 521) du premier étage de la cascade, et d'autre part à utiliser dans le deuxième étage de la cascade un résonateur (522) au lieu d'un intégrateur. Elle permet de réduire le bruit dans la bande utile et de gagner au moins deux bits sur le signal utile.
Designated States: JP, KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: French (FR)
Filing Language: French (FR)