WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1994015400) A METHOD OF LOCKING A SIGNAL PHASE ADAPTIVELY TO A REFERENCE SIGNAL PHASE AND A PHASE LOCK ADAPTIVE TO THE FREQUENCY OF THE REFERENCE SIGNAL
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1994/015400    International Application No.:    PCT/FI1993/000558
Publication Date: 07.07.1994 International Filing Date: 28.12.1993
IPC:
H03L 7/085 (2006.01), H03L 7/10 (2006.01), H03L 7/18 (2006.01)
Applicants: NOKIA TELECOMMUNICATIONS OY [FI/FI]; Mäkkylän puistotie 1, FIN-02600 Espoo (FI) (For All Designated States Except US).
RUUSKANEN, Markku [FI/FI]; (FI) (For US Only)
Inventors: RUUSKANEN, Markku; (FI)
Agent: OY KOLSTER AB; Stora Robertsgatan 23, P.O. Box 148, SF-00121 Helsinki (FI)
Priority Data:
925918 29.12.1992 FI
Title (EN) A METHOD OF LOCKING A SIGNAL PHASE ADAPTIVELY TO A REFERENCE SIGNAL PHASE AND A PHASE LOCK ADAPTIVE TO THE FREQUENCY OF THE REFERENCE SIGNAL
(FR) PROCEDE DE VERROUILLAGE D'UNE PHASE DE SIGNAL DE MANIERE ADAPTATIVE SUR UNE PHASE DE SIGNAL DE REFERENCE ET VERROUILLAGE DE PHASE ADAPTATIF SUR LA FREQUENCE DU SIGNAL DE REFERENCE
Abstract: front page image
(EN)The invention relates to a method of locking a clock signal (F¿OUT?) phase adaptively to the phase of different reference signals (F¿IN?) and to a phase lock implementing the method. According to the invention, the frequency of an input reference signal is determined by measuring and the determined reference signal (F¿IN?) is converted by dividing to a signal (FD¿IN?), the frequency of which is some integer multiple of the frequency of the clock signal (F¿OUT?) to be phase locked, or the frequency of the clock signal to be phase locked divided by some integer. The signal (FD¿IN?) and the clock singal (F¿OUT?) to be phase locked or a signal (F¿D?) proportional thereto are used as reference signals of a phase comparator (2) for locking the clock signal phase in a manner known per se.
(FR)L'invention concerne un procédé de verrouillage d'une phase de signal d'horloge (F¿S?) de manière adaptative sur la phase de différents signaux de référence (F¿E?) ainsi qu'un verrouillage de phase selon ledit procédé. Dans le procédé selon l'invention, la fréquence d'un signal de référence d'entrée est déterminée par mesure, et le signal de référence ainsi déterminé (F¿E?) est couverti en signal (FD¿E?) par division, la fréquence de ce dernier correspondant à un multiple entier de la fréquence du signal d'horloge (F¿S?) à verrouiller en phase, ou à la fréquence du signal d'horloge à verrouiller en phase divisée par un entier. Le signal (FD¿E?) et le signal d'horloge (F¿S?) à verrouiller en phase, ou un signal (F¿D?) proportionnel à ces derniers, sont utilisés en tant que signaux de référence d'un comparateur de phase (2) pour verrouiller la phase du signal d'horloge selon le procédé de l'invention d'une manière connue en soi.
Designated States: AU, DE, GB, RU, SE, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)