WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1994015340) MEMORY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1994/015340    International Application No.:    PCT/GB1993/002581
Publication Date: 07.07.1994 International Filing Date: 17.12.1993
Chapter 2 Demand Filed:    15.07.1994    
IPC:
G11C 11/404 (2006.01), G11C 11/4091 (2006.01), G11C 11/44 (2006.01), G11C 11/56 (2006.01), G11C 19/18 (2006.01), H01L 29/788 (2006.01), H03K 19/08 (2006.01)
Applicants: HITACHI EUROPE LIMITED [GB/GB]; Whitebrook Park, Lower Cookham Road, Maidenhead, Berkshire SL6 8YA (GB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE only).
HITACHI LIMITED [JP/JP]; New Marunouchi Building, 5-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 100 (JP) (JP only)
Inventors: NAKAZATO, Kazuo; (GB).
AHMED, Haroon; (GB)
Agent: READ, Matthew, Charles; Venner, Shipley & Co, 20 Little Britain, London EC1A 7DH (GB)
Priority Data:
9226382.1 18.12.1992 GB
Title (EN) MEMORY DEVICE
(FR) DISPOSITIF A MEMOIRE
Abstract: front page image
(EN)A memory cell includes a memory node (2) to which is connected a multiple tunnel junction device (MTJ1) with a side gate (8). The node exhibits first and second quantised memory states for which the level of stored charge is limited by Coulomb Blockade and a surplus or shortfall of a small number of electrons for example ten electrons, can be used to represent quantised memory states. The state of the node is detected by an electrometer MTJ3. Arrays of separately addressable memory cells M¿mm? are described. Side gated GaAs MTJ structures formed by selective etching and lithography are described. Also, gate structures which modulate a conductirve channel with depletion regions to form multiple tunnel junctions are disclosed.
(FR)Cellule de mémoire comprenant un n÷ud de mémoire (2) auquel est raccordé un dispositif à jonctions à effet tunnel multiples (MTJ1) présentant une porte latérale (8). Le n÷ud présente un premier et un second états de mémoire quantifiés pour lesquels le taux de charge accumulée est limité par une barrière de Coulomb, et un excédent ou manque d'un petit nombre d'électrons, par exemple dix électrons, peut servir à représenter les états de mémoire quantifiés. L'état du n÷ud est détecté par un électromètre (MTJ3). L'invention concerne également des matrices de cellules de mémoire M¿mm? adressables séparément, ainsi que des structures MTJ à l'arséniure de gallium à portes latérales, formées par attaque et gravure sélectives. Par ailleurs, l'invention concerne des structures de porte modulant un canal conducteur à zones de déplétion de manière à former des jonctions à effet tunnel multiples.
Designated States: JP.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)