WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1994015295) SYSTEM FOR DATA TRANSMISSION BETWEEN A COMPUTER BUS AND A NETWORK
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1994/015295    International Application No.:    PCT/FR1993/001286
Publication Date: 07.07.1994 International Filing Date: 21.12.1993
IPC:
G06F 13/12 (2006.01)
Applicants: BULL S.A. [FR/FR]; Tour Bull, 1, place Carpeaux, F-92800 Puteaux (FR) (For All Designated States Except US).
PARDILLOS, Jacky [FR/FR]; (FR) (For US Only)
Inventors: PARDILLOS, Jacky; (FR)
Agent: GOUESMEL, Daniel; Bull S.A., Tour Bull, PC: TB/2803, F-92039 Paris-La Défense Cédex 74 (FR)
Priority Data:
92/15521 22.12.1992 FR
Title (EN) SYSTEM FOR DATA TRANSMISSION BETWEEN A COMPUTER BUS AND A NETWORK
(FR) SYSTEME DE TRANSMISSION DE DONNEES ENTRE UN BUS D'ORDINATEUR ET UN RESEAU
Abstract: front page image
(EN)A system for transmitting data (NCC) between a computer bus (PSB) and a network (RE), including (1) a general purpose unit (GPU) connected to the bus and to a network-connected adapter, and including a first microprocessor and a unit for transferring frames between the bus and the adapter, and vice versa, comprising a dual port memory connected therebetween; and (2) a communication coprocessor (PPA) connected to the general purpose unit (GPU). Said coprocessor (PPA) includes a second microprocessor (CPU¿3?) implementing, for each communication layer (C¿2?-C¿4?), the corresponding protocol by providing each frame with control data adapted to said protocol, said second microprocessor being connected to the first microprocessor and the memory; and a third microprocessor (CPU¿4?) providing direct memory access management of data transfer between the second microprocessor (CPU¿3?) and the memory (VRAM).
(FR)Système de transmission de données (NCC) entre un bus d'ordinateur (PSB) et un réseau (RE) comprenant: 1) un dispositif universel de couplage (GPU) relié au bus et à un adaptateur connecté au réseau, et incluant: un premier microprocesseur, des moyens de transfert de trames depuis le bus vers l'adaptateur et réciproquement, incluant une mémoire à double port disposée entre le bus et l'adaptateur et connectée à ces derniers, 2) un coprocesseur de communication (PPA) relié au dispositif universel de couplage (GPU), caractérisé en ce que le coprocesseur (PPA) comprend: un second microprocesseur (CPU¿3?) mettant en ÷uvre pour chaque couche de communication (C¿2? à C¿4?), le protocole correspondant en munissant chaque trame, d'informations de contrôle conformes à ce protocole, et étant connecté au premier microprocesseur et à ladite mémoire, un troisième microprocesseur (CPU¿4?) gérant par accès direct mémoire le transfert de données entre le second microprocesseur (CPU¿3?) et la mémoire (VRAM).
Designated States: JP, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: French (FR)
Filing Language: French (FR)