WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1994015279) SCALABLE INTEGRATED CIRCUIT PROCESSOR ELEMENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1994/015279    International Application No.:    PCT/GB1993/002588
Publication Date: 07.07.1994 International Filing Date: 17.12.1993
Chapter 2 Demand Filed:    15.07.1994    
IPC:
G06F 9/30 (2006.01), G06F 9/318 (2006.01), G06F 9/32 (2006.01), G06F 9/355 (2006.01), G06F 9/38 (2006.01), G06F 17/50 (2006.01)
Applicants: UNIVERSITY COLLEGE LONDON [GB/GB]; Gower Street, London WC1E 6BT (GB) (For All Designated States Except US).
BETTS, Andrew, Keith [GB/GB]; (GB) (For US Only)
Inventors: BETTS, Andrew, Keith; (GB)
Agent: CULLIS, Roger; Patent Department, British Technology Group Ltd., 101 Newington Causeway, London SE1 6BU (GB)
Priority Data:
9226463.9 18.12.1992 GB
Title (EN) SCALABLE INTEGRATED CIRCUIT PROCESSOR ELEMENT
(FR) ELEMENT DE PROCESSEUR A CIRCUIT INTEGRE POUVANT ETRE MIS A L'ECHELLE
Abstract: front page image
(EN)An integrated circuit including a scalable integrated circuit processor element having a register block including a plurality of registers for the temporary storage of binary data in which each of the registers has a data width which is a multiple of a common scaling factor (WSR), said scaling factor having a minimum value of four. The design is based on a simple but powerful set of primitive instructions which does not change, even though the scaling operation alters the width of internal memory, memory words and instruction words.
(FR)Circuit intégré comprenant un élément de processeur à circuit intégré pouvant être mis à l'échelle dans lequel se trouve un bloc de registres formé de plusieurs registres destinés au stockage temporaire de données binaires, chaque registre ayant une largeur de données qui est un multiple d'un facteur commun de mise à l'échelle (WSR), ledit facteur de mise à l'échelle ayant une valeur minimum de quatre. La structure est basée sur un ensemble simple mais puissant d'instructions primaires qui ne change pas même si l'opération de mise à l'échelle modifie la largeur de la mémoire interne, les mots de la mémoire et les mots des instructions.
Designated States: JP, KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)