WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1994001892) TRIPLE-GATE FLASH EEPROM MEMORY AND METHOD FOR MAKING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1994/001892    International Application No.:    PCT/FR1993/000667
Publication Date: 20.01.1994 International Filing Date: 01.07.1993
Chapter 2 Demand Filed:    20.01.1994    
IPC:
G11C 16/04 (2006.01), H01L 21/8247 (2006.01), H01L 27/115 (2006.01)
Applicants: COMMISSARIAT A L'ENERGIE ATOMIQUE [FR/FR]; 31-33, rue de la Fédération, F-75015 Paris (FR) (For All Designated States Except US).
HARTMANN, Joël [FR/FR]; (FR) (For US Only)
Inventors: HARTMANN, Joël; (FR)
Agent: BREVATOME; 25, rue de Ponthieu, F-75008 Paris (FR)
Priority Data:
92/08231 03.07.1992 FR
Title (EN) TRIPLE-GATE FLASH EEPROM MEMORY AND METHOD FOR MAKING SAME
(FR) MEMOIRE EEPROM DE TYPE FLASH A TRIPLES GRILLES ET SON PROCEDE DE FABRICATION
Abstract: front page image
(EN)A memory including a semiconductor substrate (4), an array of memory cells (2) mutually electrically insulated by side insulators (5), wherein each memory cell includes a gate stack (19) consisting of a gate insulator (6), a floating gate (8) and a control gate (10) separated by an electrical insulator (12) between the gates, said gate insulator being arranged between the floating gate and the substrate, a source (16) and a drain (14) formed in the substrate on either side of said stack and outside the side insulators, an erasing gate (22) located above the source (16) in partial overlap with the stack, and electrically insulated from the source and said stack by a thin insulator (18), as well as conductive strips for applying electrical signals to the gate stacks, erasing gates, sources and drains.
(FR)Cette mémoire comprend un substrat semi-conducteur (4), une matrice de cellules mémoires (2) isolées électriquement les unes des autres par des isolations latérales (5), chaque cellule mémoire comprenant un empilement (19) de grilles constitué d'un isolant de grille (6), d'une grille flottante (8) et d'une grille de commande (10) séparées par un isolant électrique intergrille (12), l'isolant de grille étant interposé entre la grille flottante et le substrat, une source (16) et un drain (14) formés dans le substrat de part et d'autre de cet empilement et en dehors des isolations latérales, une grille d'effacement (22) formée au-dessus de la source (16) et en partie à cheval sur l'empilement et isolée électriquement par un isolant mince (18) de la source et de cet empilement, et des bandes conductrices pour appliquer des signaux électriques sur les empilements de grilles, les grilles d'effacement, les sources et les drains.
Designated States: JP, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: French (FR)
Filing Language: French (FR)